有人能解释下这个图吗

cmos

原帖由 Allen 于 2008-7-10 20:55 发表
$ D; C9 T# X: o8 _  Q
作者不是牛得不行就是菜得不行

  M( f5 Z0 Z. b# W- W+ ^3 G
应该是菜的不行。

古罗马

举双手赞同！！

mengzhuhao

说不定是焊接测试勾什么的 连地

lwcit

最初以为是top 层有IC ， 认为是IC 内部定义独立的ground pin相互连接，再单点和GND相连，后看到内层有一对diff trace，认为是在两侧加的GND via。至于将via穿起来，像是恶搞，没有意义

31330023

有点像改板,上一板电容的fanout...改板删了电容没有删去走线和孔的

forevercgh

原帖由 ccddll 于 2008-7-11 16:27 发表
这是人freescale的一个开发板图嘛
9 j* c, e4 [" P0 d: w不会这么无聊在上面涂鸦吧

( X, U) T6 [% D5 q! F' }- h8 E
不要觉得fresscale就如何如何，上次见到几个cypress的板子，USB走线相当不规范，和他们的layout guide就严重不符。
( y  a! l" g9 h2 b" D! s5 j* i& m其实想想，大公司分工是很明确的，制定guide和layout应该不是同个人了，比较烂的demo板出现也是正常。

emanule

原帖由 forevercgh 于 2008-10-31 09:18 发表
! F2 w: m# y! a5 a! U% E7 d
9 M+ T' E* x9 n) W5 d& l
2 @" b2 b8 t8 m/ X* D, d/ u" R不要觉得fresscale就如何如何，上次见到几个cypress的板子，USB走线相当不规范，和他们的layout guide就严重不符。
) g+ K$ a6 t- w$ F其实想想，大公司分工是很明确的，制定guide和layout应该不是同个人了，比较烂的demo板出现也 ...

有同感 Demo 板子就是有不规范的地方，只要他们的FAE没发现 呵呵