找回密码
 注册
关于网站域名变更的通知
查看: 12282|回复: 61
打印 上一主题 下一主题

[Cadence Sigrity] Speed2000新功能SI Mertrics信号质量指标检查-中文视频教程

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-5-8 11:29 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 shg_zhou 于 2012-5-9 22:19 编辑 # x& ~7 x8 j  |
, J: ~  |5 \/ G- q
SIMertrics是针对Intel提供的要求,sigirty订制的PCB布线检查流程,该流程是通过speed2000,检查PCB布线是否满足信号完整性的性能指标,由于目前电子产品的速度高,功耗大等情况,传统的线宽,线长,间距等布线要求,很难满足产品最终的设计要求,所以,厂家提供信号质量指标,通过speed2000仿真,检查仿真结果是否满足厂家提供的信号指标数据。6 s4 d, k5 d4 x% }: t

: R0 |2 _* o& [+ I5 b2 W9 _8 W数据输入:
" k9 L% m, x* P( N8 K. t: P$ G5 `布线完成的板卡文件& K2 _! e! y$ }0 k/ r/ y
信号激励(软件SI Mertrics向导流程中可以指定,不需要IBIS,spice等模型)。$ v7 v. K( A) }5 K' `% M
) @' [/ ^% Z5 ~$ W) Q+ D
结果:9 L! _% f) y4 }* n: o  `
完整的SI指标报告。
& ?6 {% d8 N; ^% @  v  Y
# C9 u2 J  Z! `& n
9 I: i5 H. P% g7 U$ _8 b/ @. a: l  E
  p. t2 o/ A7 p$ Y
游客,如果您要查看本帖隐藏内容请回复

' {4 s- |' N4 c* f; t4 V  w) j9 ^  t8 a

; j. R: Z+ ]$ U& l% e2 A发个简单的结果报告看一下:( h& i) B" P# c5 f- i

9 ?. J& |1 l5 A+ R, O

该用户从未签到

推荐
发表于 2018-3-27 15:08 | 只看该作者
信号质量指标检查-中文视频教程 [修改]
  s: t- {$ u1 o! _0 }+ @

该用户从未签到

推荐
发表于 2018-3-29 22:03 | 只看该作者
看看,谢谢分享。正在学习这一部分内容
  • TA的每日心情
    开心
    2025-10-14 15:36
  • 签到天数: 2 天

    [LV.1]初来乍到

    推荐
    发表于 2025-1-15 11:10 | 只看该作者
    信号质量指标检查-中文视频教程
      V% r5 Z& q- m4 V0 j4 N4 j* R" F

    该用户从未签到

    5#
    发表于 2012-5-8 14:39 | 只看该作者
    不是很懂,这个是干嘛用的?4 w# h5 z* T; C  O  Z0 O6 t
    检查PCB布线是否满足信号完整性的性能指标?

    该用户从未签到

    6#
     楼主| 发表于 2012-5-9 22:15 | 只看该作者
    检查你板卡上的布线,是否满足信号完整性指标,比如:近端串扰,远端串扰值,码间干扰,等等。. M/ X7 s* h) V- o4 l6 I% w) V, G! u
    以后芯片企业例如intel会提供这些指标的标准值,如果不满足要求,需要修改布线的。

    该用户从未签到

    7#
    发表于 2012-5-14 20:20 | 只看该作者
    学习一下!谢谢

    该用户从未签到

    8#
    发表于 2012-6-1 13:32 | 只看该作者
    好资料,谢谢楼主提供!
  • TA的每日心情
    开心
    2025-6-11 15:53
  • 签到天数: 19 天

    [LV.4]偶尔看看III

    9#
    发表于 2012-6-4 11:53 | 只看该作者
    很是不错

    该用户从未签到

    10#
    发表于 2012-6-4 18:00 | 只看该作者
    看看好东西

    该用户从未签到

    11#
    发表于 2012-8-5 17:02 | 只看该作者
    谢谢分享

    该用户从未签到

    12#
    发表于 2013-4-7 21:27 | 只看该作者
    这个功能不是很理解,如果不需要芯片的模型的话,那芯片内部的走线的影响如何考虑进去呢?毕竟有的芯片内部走线也是很长的啊。还是说这个仿真出来的仅仅是PCB板上到PKG处的结果而不是到芯片DIE的结果啊。希望楼主能够帮忙解答下~~~谢谢了~~

    该用户从未签到

    18#
    发表于 2017-1-19 14:29 | 只看该作者

    8 Y( J+ G: K" D' s要下来看看,希望能帮到自己
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 13:58 , Processed in 0.171875 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表