LVDS为克服以TTL电平方式传输的高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
9 _+ g3 q& H2 [
LVDS是利用低电压差(典型值为350 mV)进行编码信息的。
- y7 W, @) D8 a5 n$ O9 N8 w7 ?
LVDS信号的分为单路6位LVDS,双路6位LVDS,单路8位LVDS和双路8位LVDS,特点对比如下表:
! ?1 E% S: W' j+ d
3 U0 m% p) l" [$ ]1 [
$ Z* P" W$ _4 P! K2 |
我们常用的是HDMI高清接口,那么LVDS与HDMI又有哪些区别呢。
; c8 [# r p& \# N$ ]5 v
它们都是高清输出接口,LVDS由于采用低压和低电流驱动方式,因此,实现了低噪声和低功耗。
x7 G! I' c! V6 w) F) ^
HDMI的TMDS是3.3V,而DDC电路的电平则是5V。传统的TTL驱动电平带来的噪声和功耗相对较大,要是对产品的EMI和EMC要求比较严格,则应该优选LVDS接口。
8 d k R$ Y$ C0 ~- i8 _. p
' d$ K* Q3 X3 p V1 u- m/ V
1 E( ]! `0 Q8 r3 `) E
2.LVDS的应用
# P: U0 E1 D; J. X o, a) h3 m, R
这里来看一个LVDS应用的例子:
. h3 _7 |5 ^: E, Z+ l# {
1 o; u7 X: Q: F7 R- W
: O3 T! W' l% E
2 z: m% w- \% h! M. C
整个应用分为LVDS输出驱动板和LVDS接收液晶面板,一般主控芯片内部没有集成的LVDS发射模块,只提供6或8 bit RGB接口,传输的是TTL电平,这时候需要加一块TTL转LVDS的转换芯片,然后将LVDS信号传输给液晶面板。液晶面板的LVDS接收器再对信号做转换处理并显示。
. m, Z/ \- A: B3 L2 [) A3 u0 T+ v
另外需要给液晶面板提供液晶的背光,背光电路一般放在驱动板,主控通过PWM信号对面板背光进行调节。若液晶面板带触摸功能,还需要设计触摸控制电路,触摸控制器与主控通过I2C通信,再去驱动液晶面板。
! q. \! A5 f) D1 \' N9 H% z8 c
那么对于产品设计,LVDS接口有单6,双6,单8,双8之分,我们怎么选LVDS接口呢?经过咨询相关屏幕厂家,得到以下回复。
: g1 s8 `4 z& O. r! o6 o
) E4 U7 v. F7 l; C
- L4 h4 F: ^6 O! l8 M
也就是说,选接口是由屏幕分辨率决定的,你选的屏幕分辨率高了,就得用高位数的,毕竟高分辨率要求基色信号的位数越多,才能在屏幕上显示更多色彩。4 J3 M2 `: w' }
; x2 J; r$ g8 F* [$ b% i) @) ~
上面是不集成LVDS的主控的应用方案,如全志的H6,显示接口只有6bit 的RGB接口和HDMI接口,无LVDS接口。但像性能更强大一点的全志T3和瑞芯微RK32x8平台等,就内部集成专门的LVDS接口,不用再桥接一片转换IC。
1 ^; ?9 g$ }7 R3 q: m9 O
( a' [# i, ^! E' M9 F在实际应用中,通常我们可以调节LVDS转换芯片的RS管脚配置去控制信号的摆幅,低摆幅LVDS输出可以进一步降低系统的EMI,并减小芯片功耗。
D7 {0 {' d5 d( G$ v' c
: }* p& x5 f, x1 t* X& k; M+ P
2 |2 @* w d( E( ` j% C9 _& H8 P
% Z' F1 i1 |! P& P5 W) ^! K
3.关于LVDS Layout
$ C a6 z; \8 z1 S* o
9 m0 ]( o8 ]0 a0 \
下面介绍一下关于LVDS的PCB 板布线时需要注意的点:; r/ u1 C# c, w" m4 g
1) 由于差分线较多并为了方便做阻抗匹配,PCB 至少采用四层板设计;
2) 电源滤波电容尽可能的靠近芯片电源 pin;
3) 每组电源都需要通过磁珠进行隔离,且都要增加电源滤波电容;
4) PCB 板尽可能铺设大面积的 GND ;
3 J/ m+ Z' @% Z3 |( k, [
G6 F1 [0 }- t" C( N4 f4 N1 J
v$ S' b" o7 p0 V$ N& A2 o; A
% ], G9 }# l! U1 L
" C2 X# j* ~2 s7 e2 y9 Z
, i( {4 Y8 Q3 G
3 P3 _: _) q' k, ^' L
2 A" l+ A6 p2 }1 E5) LVDS 输出差分信号走线设计成 100Ω差分匹配,走线尽可能保持等长;
6) LVDS 输出差分信号正负通道间隔 S1 尽可能的小;
7) LVDS 各输出差分信号通道间的间隔至少要大于 2 倍 S1;
8) 100Ω终端电阻要尽可能的靠近 LVDS 接收器输入端口;
9) LVDS 输出差分信号通路尽可能的少用通孔,且走线避免设计成 90°弯角。
4 _; g y( ~' K( R2 ^5 {8 V