简谈FPGA设计中不同设计方法资源消耗对比

FPGA技术江湖

  今天和大侠简单聊一聊FPGA设计中不同设计方法硬件资源消耗对比，话不多说，上货。

* }7 Z* o+ E6 n! P* b
4 P5 l( l$ j2 Q: s& H# u

      在这里，我们使用Verilog HDL 设计计数器，通过两种不同的写法，对比资源消耗。计数器实现的功能是计数记到24，清零，然后重新计数。很简单的两个例子，让我们来看一看。

" e) Z6 I8 r, ?
; S% h- w( q; B, [: [7 n
& Q4 ^1 Z) `, A7 v; G& }

$ K. a& ^. B7 e' R

第一种设计方法，代码如下：

1 e2 ?" [2 T; O; U, A
5 l( N# I' o: O: ?
- }4 p! ^$ m( p, I) B

2 Y" ^0 e$ q/ t9 K! G

RTL级视图如下：

& \! M1 l9 x$ n+ p! O& Y$ e

现在来看看消耗的逻辑单元。如下：

" ]0 w% R' J- X' N' g4 T

' J2 _! a, s4 e% F7 `+ R* o& p

% x- q8 Y9 N& o$ i$ H
8 E2 m' U) }( u

第二种设计方法，代码如下：

. ~" {7 O$ K* o6 ^0 s: ?& d1 L. T; Y

RTL级视图如下：

/ \4 U1 d* G3 ?, b0 ~4 U2 f5 a" L

8 i& h- X# l: W2 Y

RTL级视图如下：

; S+ T& p. i, k# n1 J) q
  o" [- B1 W8 E* J" y2 u7 y8 e  S

! _' j" X" p6 ?- r7 W; V6 a/ Y
2 O8 g+ j3 |+ R& y, }3 s! ?, [

8 s; h' ~* c# @# z* O; ^
3 H+ Q4 g3 B- A

第一种写法比第二种写法多耗了3个逻辑单元。

从上面的逻辑单元和RTL级视图对比，在用计数器实现相同的功能时，可以看出  == count 消耗的逻辑单元比   < count消耗的逻辑单元要多。所以我们在做设计的时候需要考虑到硬件资源的时候也需要优化自己的设计代码，在做时序约束分析的时候也是一样的道理，后续再更新相关内容，告辞。

: x0 v/ d) u! S

Sleep_xz

选型的时候找逻辑单元多的，就不用为逻辑单元发愁了