VHDL编程心得------多余时钟的引入 问题

alec4050

多余时钟的引入
在设计时往往会遇到这种情况，需要对外部某个输入信号进行判断，当其出现上跳或下跳沿
" C* q5 a% y# m7 [! e0 N时，执行相应的操作，而该信号不像正常时钟那样具有固定占空比和周期，而是很随机，需
要程序设计判断其上跳沿出现与否。这时，很容易写出如下程序：
①  process(Ctl_a) -- Ctl_a 即为该输入信号
9 u  n9 F% R- |7 k- g( H, \1 @3 w② begin
③ if Ctl_a ’event and Ctl_a= ’1 ’ then
④  …  … ; -- 执行相应操作
⑤ end if ;
0 }; k% ~- T' F& F⑥ end process;
由于出现第③行这类语句，综合工具自动默认 Ctl_a为时钟，某些 FPGA 更会强行将该输入
约束到时钟引脚上。而设计者的初衷只是想将其作为下位机的状态输入以进行判断。上面的
- q: i) @" l) w/ p- g程序容易造成多时钟现象，增加设计的难度。解决的办法可以如下，将 Ctl_a增加一级状态
Ctl_areg 寄存，通过对 Ctl_a和Ctl_areg 状态判断上跳与否，改正程序如下：
5 y$ K& S4 M/ u4 w1 i$ r① process(clk)
② begin
③ if clk ’event and clk= ’1 ’ then
④ Ctl_areg<=Ctl_a;--产生相邻状态
# i3 p. n$ n* R3 H( g⑤ if Ctl_areg=’0 ’ and Ctl_a= ’1 ’ then-- 上跳判断
# s* j' C, u: a⑥  …  … ; -- 执行相应操作
⑦ end if;
⑧ end if;
⑨ end process;
程序中第④行用以产生两个相邻状态，第⑤行对前后状态进行判断是否有上跳现象发生。其
中，需注意的是clk 的时钟频率应明显快于 Ctl_a信号的变化频率，以保证正确采样。

小雨点哦

看了  也懂了点   步奏  挺明了的   支持一下  楼主的分享