国内第一块公开展示的25G高速背板！

freefpga · 发表于 2012-2-20 15:18

研究了这么多，研究结果怎么也不公布一下？

stupid · 发表于 2012-2-20 17:52

首先，感谢pcb007的热心报道，辛苦啦。

其次，share几张测试图片，如果想知道更多技术细节，可以跟我联系，也可以参观3.13~3.15 CPCA的展台。

链路上的插损

27“ Rx端经2tap去加重后的眼图

27“ Rx端经2tap去加重后的浴盆曲线，请注意在10 -15下也是error free的

当然这个是示波器BertScan出来的，我们在CPCA上会展出真正的BER测试，展示10 -15下的 BER。

benny2012 · 发表于 2012-2-20 18:07

很好，很强大....

yuxuan51 · 发表于 2012-2-20 18:59

stupid 发表于 2012-2-20 17:52
+ V3 S1 Y/ T! m" b2 z首先，感谢pcb007的热心报道，辛苦啦。* O' w& G" h+ K
1 u7 R6 B# L" c- j
其次，share几张测试图片，如果想知道更多技术细节，可以跟我联系 ...

插损在19G左右的时候怎么会有一个突然下落的点呢？看下落的样子像是感性突然变大引起的衰减

Lucadence · 发表于 2012-2-20 19:29

太强大了！

yuxuan51 · 发表于 2012-2-20 19:52

本帖最后由 yuxuan51 于 2012-2-20 20:07 编辑

不会吧总版主，而且我还觉得很奇怪，难道网分的横坐标频率表示时域里的方波频率？网分可是频域工具啊，即便是时域的频率话，25G的频带最大也能到38G了，所以我还有疑问就是为什么只测到19G呢，是因为链路的spec规定的最大观测频率点的原因么？CEI-25G-LR还没细看过。stupid给我们解答下疑惑吧{:soso_e113:} {:soso_e113:}

yuxuan51 · 发表于 2012-2-20 20:26

本帖最后由 yuxuan51 于 2012-2-20 20:32 编辑

自问自答下，刚才翻了下草案，下图，整个通道的插入损耗在12.5G的时候为-25db，从stupid给的图来看是满足要求了，另外看规范推荐的是RX端是4抽头的均衡器，stupid用了2taps就可以满足，说明在链路上下足了功夫{:soso_e113:} 。

113788067 · 发表于 2012-2-20 22:30

一个月没去你们实验室就有这么大的进展哈~~祝贺，看样子找个时间去你们实验室去参观一下哈·~

陈豪俊 · 发表于 2012-2-21 01:19

本帖最后由陈豪俊于 2012-2-21 01:21 编辑

想问下版上的高手们，这20GHz板材采用的是普通PCB板材吗？微波频段，加绿漆阻焊会影响信号衰减吗？

stupid · 发表于 2012-2-21 08:26

本帖最后由 Allen 于 2012-2-21 09:04 编辑

陈豪俊发表于 2012-2-21 01:19
' n: F# Y8 F7 X* S想问下版上的高手们，这20GHz板材采用的是普通PCB板材吗？微波频段，加绿漆阻焊会影响信号衰减吗？

如果你说的普通板材是指FR4的话，答案肯定不是。这个属于高频板材，但高频板材也跟FR4一样，有很多种，如何选择是个问题。

回答你的第二个问题，不光阻焊油会影响信号衰减，常见的表面处理方式如镀金，沉金，镍钯金，喷锡，沉银，OSP也会对信号损耗造成影响，当然也包括上面提到的铜箔粗糙度，也是我们的研究范畴之一。