|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
使用pads Logic出现的问题，求解答，谢谢。
; s3 O6 k3 a; v( I! G
?% M' j* l- r' ?: |& cPCB Net List Errors Report - FIRST.sch - Sat Feb 11 19:51:39 2012
6 O1 O! B* x6 x) L# F------------------------------------------------------------------
! \0 u$ y9 b1 }1 o$ s! D7 p( a/ jDesign to Library Part Consistency Check
; T. C* Y8 t: L) q. p( Y h----------------------------------------8 y4 I; h, V) S2 C0 C; r Q$ q: [
No Library consistency checking errors.
h c7 |. b: C2 J0 u/ y# K
2 u: M6 I9 b/ M/ t8 USingle/Zero Pin Net Warnings: o, S7 V' B# q- o$ X
----------------------------: i7 W3 v3 p X
Net RFOUT has less than two pins in PCB net list file.) u) i1 t8 ]; N$ f9 I
0 w8 B7 d5 g# @& |7 ?5 E: gSchematic Connectivity Errors5 K% E6 O$ S& ?1 `5 {
-----------------------------7 A8 @3 j+ r' o- z
2 F( s! ` }: s
Subnets with Off-Page Reference to no other Subnet7 V3 {: S. S9 K5 Y7 K6 R
- ?1 I: H, R* W' \! y* [( A; ?3 YRFIN
/ L1 e, e+ ?' E% B, m% qSheet 1 X2300 Y2100 6 H# v1 m6 R5 l( p* J
' W( r, l* U/ _! i3 @! @
RFOUT* r& J4 k, l/ M* m, }# e0 G
Sheet 1 X7200 Y2100 {6 W9 j6 C' H0 c4 c) S- v
|
|
/1 
发表于 2012-2-12 19:57
收藏
淘帖
支持！
反对！
楼主