|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 hawk1226 于 2022-8-25 12:00 编辑
, f9 j. i$ j8 ?- K5 `+ a' l9 @5 h2 D: P+ x
最近做一个项目，外购CPU核心板，自行开发接口板；
8 m/ K$ i; G6 n接口板设计了千兆PHY，最后发现网络在千兆模式下传输失败，
6 g8 W6 t8 b$ W( J" t P5 U% w经过测量信号SI发现，TX信号在PHY端变形，上升沿变缓，
: g f% S, }- Q2 ^而在厂家提供的开发板上，信号没有变形；
! ^2 k% i, B0 D5 a厂家开发板RGMII设计走线 4mil，我司设计接口板RGMII设计走线 6mil（50Ω）。8 }, d2 P# n! G
我猜测核心板走线设计应该是 4mil （50Ω）。! R1 V- W& r7 S1 ]# @
1 S& `) v; n- J1 W B
各位同仁，关于这类设计中，应该怎么来设计PCB叠层。: n: }' X8 Y% |) M; Q
有没有好的意见建议。
( X# [9 z1 O4 x! [7 x: f: O* m2 y1 I& J* [
谢谢！
2 D4 N. {& `; v' [
# h$ t' Y v# L" |0 p" z% T
( w% j# l7 s; c7 E5 v# K
% h" g5 c3 @7 M1 W4 w( A归纳一下：5 ]. h9 }8 @2 _3 O; p
两个PCB对接，阻抗设计是否应该成相同的线宽.
5 {* D4 k! Q0 B1 ]; W" ?比如，核心板8层，4mil=50Ω；接口板 4层，
, Y. P$ t) |& L/ }# ]$ C方案一、接口板根据4层设计，空间较大，可设计成 8 mil = 50Ω；这样衰减小。
8 d& C: p9 G* M. Y+ X) d) L方案二、接口板4层，但根据对接核心板的线宽，设计成 4mil=50Ω；( l: n" N3 o( j+ t
这两个方案哪个更可行，根据我这个项目测试结果来看，方案二信号质量更好。
9 [' ]+ X4 `- X4 W' c1 l; N: x/ P" u% u# j5 W
|
|
/1 
发表于 2022-8-24 20:43
收藏
淘帖
支持！
反对！