找回密码
 注册
查看: 2641|回复: 15
打印 上一主题 下一主题

消除信号反射的匹配方式介

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-11-18 09:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在高速PCB设计中,信号的反射将给PCB的设计质量带来很大的负面影响,而要减轻反射信号的负面影响,有三种方式:
6 C+ V) _2 m' m5 H  Z9 b$ }. K   1),降低系统频率从而加大信号的上升与下降时间,使信号在加到传输线上前,前一个信号的反射达到稳定;
5 z% s( r* r! Z! ]# v  H   2),缩短PCB走线长度使反射在最短时间内达到稳定;
! [: k, n8 A+ O& U   3),采用阻抗匹配方案消除反射;
( O/ Z; S; h% z! r' {7 @% g7 e  x   在高速系统设计中,第1种是不可能的,而第2种也是不实际的,通常要缩短PCB布线长度,可能需要增加布线层数、增加过孔数,从而得不偿失,那么第3种是最好的方法,常用的阻匹配方式有以下几种:; ~4 z6 O9 H2 E  X& C
   
( T. T  |+ u9 [6 J, e6 u  1.源端串联匹配   
/ t4 x; J8 u$ H4 F  源端串联匹配就是在输出BUFFER上串接一个电阻,使BUFFER的输出阻抗与传输线阻抗一致;此电阻在PCB设计时应尽量靠近输出BUFFER放置 ,常用的值为:33殴姆。0 K# H) t/ Q% n5 c
  对于TTL或CMOS驱动,信号在逻辑高及低状态时均具有不同的输出阻抗,而一些负载器件可能具有不同的输入输出阻抗,不能简单的得知,所以在使用串联端接匹配时,在具有输入输出阻抗不一致的条件下,可能不是最佳的选择;在布线终端上存在集总线型负载或单一元件时,串联匹配是最佳的选择;; o. V- S' v! i: L$ U% A! j
串联电阻的大小由下式决定:
* I/ d# V! J8 ]) r: S8 D                       R=ZO-R0     ZO--传输线阻抗     R0--BUFFER输出阻抗9 F3 J3 K( F- u5 t  x
  串联匹配的优点:提供较慢的上升时间,减少反系量,产生更小的EMI,从而降低过冲,增加信号的传输质量;, @) o9 z6 c  b' @& [$ S0 c
  串联匹配的缺点:当TTL/CMOS出现在同一网络上时,在驱动分布负载时,通常不能使用串联匹配方式。1 ^0 N/ b& r8 u5 k

8 e% F: z( {/ t: |: t7 x, ^1 _. v  2.终端并联匹配  
% d3 |* O& T3 [  由在走线路径上的某一端连接单个电阻构成,这个电阻的阻值必须等于传输线所要求的电阻值,电阻的另一端接电源或地;简单的并联匹配很少用于CMOS与TTL设计中;5 {2 U3 _2 {1 h
并联匹配的优点:可用于分布负载,并能够全部吸收传输波以消除反射;; `8 U/ u% i- u7 U
并联匹配的缺点:需额外增加电路的功耗,会降低噪声容限。
8 Q( H0 F% M- x$ ~' W  3.戴维南匹配   
$ A1 h" _5 ~% G              Vref=R2/(R1+R2)•V  $ [2 I7 i7 h0 G* w$ s4 H
                    Vref--输入负载所要求的电压1 S8 ]( l/ d3 t9 r; N& f
                    V--电压源     R1---上拉电阻  R2--下拉电阻: ~/ t! j- X! y
  当R1=R2时,对高低逻辑的驱动要求均是相同的,对有些逻辑系列可能不能接受;. A3 m* V  v1 Y3 o8 L( ^4 E1 u1 M
  当R1>R2时,逻辑低对电流的要求比逻辑高大,这种情况对TTL与COMS器件是不能工作的;
3 N7 n! `" K6 O* U. S  当R1<R2时,这种对大多数的设计比较合适;4 |0 }, c/ T  Q% c* T) p4 ^
  戴维南匹配的优点: 能够全部吸收传输波以消除反射,尤其适合用于总线使用;
, W3 h' N) u0 N  戴维南匹配的缺点:需额外增加电路的功耗,会降低噪声容限;
( Z, |4 T- X8 S! J" `. B$ T6 \8 o) t- r; \  {* k
  4.RC网络匹配   , L  Z9 I! I  G" e- }  O+ l7 [8 o
  端接电阻应该等于传输线的阻抗Z0,而电容一般非常小(20PF--600PF);RC网络的时间常数必须大于两倍的信号传输延时时间;+ r/ U4 n9 l6 {. q
  RC端接匹配的优点:可在分布负载及总线布线中使用,它完全吸收发送波,可以消除反射,并且具有很低的直流功率损耗;+ `+ ^6 L' \2 k* s
  RC端接的缺点:它将使非常高速的信号速率降低,RC电路的时间常数选择不好会导致电路存在反射,对于高频、快速上升的信号应多加注意。
4 S% a# I4 q8 R/ o
/ }$ [, H3 [( P& ~; k  5.二极管匹配
! Q1 K8 ?* q& V+ b6 }  二极管匹配方式常用于差分或成对网络上,采用二极管匹配会使其负载变成非线性,可能会增加EMI的问题。1 m3 g( V8 l% j. ^/ L, T6 ]- z# Z% T& j
  各种匹配方式的特征如下表所示:( x5 I- S1 M* P6 P  \) I0 h
 
9 p$ D. `, k4 Y, J终端类型        元件数        延时情况        电源要求        元件值        备注
( f# S  b' F1 W" G$ V并联             1                  小             高                R=Z0        功耗很大
. K, |1 m3 f$ M, h! d戴维南        2                  小                高                R=2Z0         ( E# l2 o: e+ F9 z: i1 ~, p
RC               2                 小                中                R=Z0,C很小         7 `, J( v9 J5 V4 r
二极管        2                 小                高                 根据电源电压宝         
+ |! K( F/ G, W                                       

评分

参与人数 1贡献 +5 收起 理由
art_li + 5 赞一个!

查看全部评分

该用户从未签到

2#
发表于 2011-11-18 10:40 | 只看该作者
呵呵 ,沙发 感谢分享

该用户从未签到

3#
发表于 2011-11-19 08:16 | 只看该作者
好贴,,顶一下

该用户从未签到

4#
发表于 2011-11-21 17:49 | 只看该作者
谢谢分享!!!

该用户从未签到

5#
发表于 2011-12-18 13:59 | 只看该作者
感谢分享,学习下

该用户从未签到

6#
发表于 2012-5-14 16:52 | 只看该作者
分享一下

该用户从未签到

7#
发表于 2012-5-23 14:31 | 只看该作者
这个不错,写的挺好的

该用户从未签到

8#
发表于 2012-5-23 20:23 | 只看该作者
必须顶起

该用户从未签到

9#
发表于 2013-11-5 10:00 | 只看该作者
请问,串联端接到驱动端的电阻是否存在功率损耗?

该用户从未签到

12#
发表于 2013-11-19 11:12 | 只看该作者
非常好!谢谢楼主

该用户从未签到

14#
发表于 2014-12-3 09:08 | 只看该作者
谢谢!学习了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-29 22:30 , Processed in 0.093750 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表