|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
随着通信系统中逻辑及系统时钟频率的迅速提高和信号边沿不断变陡，PCB的走线和板层特性对系统电气性能的影响也越发显著。对于低频设计，走线和板层的影响要求不高甚至可以完全忽略不计。当频率超过50MHz时，PCB走线则必须以传输线考虑，而在评定系统性能时也必须考虑PCB板材的电参数影响。当系统时钟频率达到120MHz及更高时，就只能使用高速电路设计方法，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段，只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问题。
$ {# G7 ]1 X- [; z- L- @4 J- q4 Z) _, p
0 c( M& [% m, w2 ?; M1 R8 o k ]: C/ p; N- m5 P5 Y7 {8 Q
" y' Q9 h2 m7 R, i$ O* y0 u; m2 Z% t
Cadence入门教程之仿真软件的使用.rar
(6.37 MB, 下载次数: 15)
. |8 h! Q& f: T8 R9 F5 a5 |, H
|
|
/1 
发表于 2022-2-23 15:52
收藏
淘帖
支持！
反对！
