IC设计流程介绍

twel2e

1.1 从RTL到GDSⅡ的设计流程：
0 E+ x$ [7 k' c5 \; p
这个可以理解成半定制的设计流程，一般用来设计数字电路。
+ [% s+ H' N: e( x
整个流程如下（左侧为流程，右侧为用到的相应EDA工具）：
# ~- n$ c9 g  n9 \) B) `0 t: r
  一个完整的半定制设计流程应该是：RTL代码输入、功能仿真、逻辑综合、形式验证、时序/功耗/噪声分析，布局布线（物理综合）、版图验证。

  至于FPGA设计，开发起来更加简单，结合第三方软件（像Modelsim和SynplIFy Pro），两大FPGA厂商altera和xilinx自带的QuartusⅡ和ISE开发平台完全可以应付与之有关的开发。

- Q  D, g' N8 {2 V4 B. u" K) ^3 q前端的主要任务是将HDL语言描述的电路进行仿真验证、综合和时序分析，最后转换成基于工艺库的门级网表。
0 C$ M# \4 @- [; \' i) N1 C
后端的主要任务是：

（1）将netlist实现成版图（自动布局布线APR）
; {: ]  u6 H: n  m
（2）证明所实现的版图满足时序要求、符合设计规则（DRC）、layout与netlist一致（LVS）。

（3）提取版图的延时信息（RC Extract），供前端做post－layout 仿真。
& M8 v8 o' F: a# m. a/ M
9 @! N9 S% a- P5 F+ k# T6 ?' \1.2从schematic到GDSⅡ的设计流程：

    这个可以理解成全定制的设计流程，一般用于设计模拟电路和数模混合电路。

   一个完整的全定制设计流程应该是：电路图输入、电路仿真、版图设计、版图验证（DRC和LVS）、寄生参数提取、后仿真、流片。
      一个完整的半定制设计流程应该是：RTL代码输入、功能仿真、逻辑综合、形式验证、时序/功耗/噪声分析，布局布线（物理综合）、版图验证。
5 L" ~7 c8 C( e! r) l0 o7 R      至于FPGA设计，开发起来更加简单，结合第三方软件（像Modelsim和Synplify Pro），两大FPGA厂商Altera和Xilinx自带的QuartusⅡ和ISE开发平台完全可以应付与之有关的开发。
/ b. r, S6 h: Z9 F

nuiga

一个完整的全定制设计流程应该是：电路图输入、电路仿真、版图设计、版图验证（DRC和LVS）、寄生参数提取、后仿真、流片

dsgh

一个完整的半定制设计流程应该是：RTL代码输入、功能仿真、逻辑综合、形式验证、时序/功耗/噪声分析，布局布线（物理综合）、版图验证

1597689180@qq.c

学习了！学习了！