功能仿真、综合后仿真与时序仿真

MrL1

功能仿真：可以验证代码的逻辑性，不加任何的时延信息。仿真工具为modelsim（组合逻辑和时序逻辑都可以功能仿真），modelsim不能综合。在modelsim中添加相应的激励信号，调用modelsim时，会给出相应的时序关系。这只能验证你的代码正确性。
0 f  _7 H) d; X4 x0 s  q( P综合后仿真：将刚才编写的代码通过综合器综合，若能够综合，则会添加相应的时延信息，判断你的代码是否符合要求。
时序仿真：就是在IC上了。

% C/ Z- F; I" ^8 z* b我的理解在编写veriloG代码时，将编写好的代码先做功能仿真，验证代码的正确性。代码时序符合要求后，将代码下载到FPGA当中，直接分析其时序关系，若是时序不满足在修改verilog代码。
- n' M3 d1 o3 L2 M

dsgh

在modelsim中添加相应的激励信号，调用modelsim时，会给出相应的时序关系
: n* a+ Y2 `0 b1 X

理论的

功能仿真            
! r; }% }6 Z. ^2 z

unrelated

功能仿真