找回密码
 注册
关于网站域名变更的通知
楼主: liuyian2011
打印 上一主题 下一主题

关于多层板50欧姆及100欧姆阻抗结构设计!

    [复制链接]

该用户从未签到

496#
发表于 2012-7-4 11:14 | 只看该作者
问一下有没有6层板,3层信号的设计呢?S-G-S-P-G-S
7 B4 O- j* o- V2 r9 u2 y# I8 y' z板厚是1.6mm的

该用户从未签到

497#
 楼主| 发表于 2012-7-4 18:07 | 只看该作者
zhoumohao 发表于 2012-7-4 11:14
. `: J; U2 H" }9 w1 @; h1 }  _问一下有没有6层板,3层信号的设计呢?S-G-S-P-G-S
) k, u6 z! V. u板厚是1.6mm的
  _. x5 q& g; d* V) V# n7 \
此3层信号的阻抗设计可等同于4层信号的阻抗模型结构,S-G-S-S-G-S.

该用户从未签到

498#
发表于 2012-7-4 21:21 | 只看该作者
谢谢分享

该用户从未签到

499#
发表于 2012-7-4 22:06 | 只看该作者
楼主,我看了部份叠层,好像忽略了相邻层面的阻抗参考问题,可能会对部份高速信号(我们公司有5-10G信号),产生一定的影响。如下图:你们是怎么解决这个邻层相互参考的影响的??
- h$ I1 W  B- a% e而且还有一个疑问,4、5两个层面分别参考6、7,是不是可以理解为如果4层走线了,5层就需要留空???
# d$ C, l# t& ~. r& Y( g2 ~5 l7 Q提一下自己的疑问,,问的不对的地方,请批评!!

3.JPG (29.53 KB, 下载次数: 1)

3.JPG

4.JPG (8.62 KB, 下载次数: 1)

4.JPG

50欧姆,100欧姆板厚1.0MM8层板阻抗设计-2.zip

169.46 KB, 下载次数: 43, 下载积分: 威望 -5

该用户从未签到

500#
发表于 2012-7-5 09:26 | 只看该作者
liuyian2011 发表于 2012-7-4 18:07
% ]$ X+ a6 K4 r$ b8 k/ R此3层信号的阻抗设计可等同于4层信号的阻抗模型结构,S-G-S-S-G-S.
7 S0 x: Q3 `! w2 P) S. I; A
你好,4层信号设计时L3、L4的参考层是L2、L5;而3层信号设计时L3的参考层应该是L2、L4,其阻抗计算应该不同吧?

该用户从未签到

501#
发表于 2012-7-5 10:31 | 只看该作者
才看到这么好的帖子!

该用户从未签到

502#
 楼主| 发表于 2012-7-5 13:41 | 只看该作者
ghfghyb 发表于 2012-7-4 22:06 + ~- r6 S2 ^9 U% H. D7 c
楼主,我看了部份叠层,好像忽略了相邻层面的阻抗参考问题,可能会对部份高速信号(我们公司有5-10G信号), ...

/ P8 W# e7 e3 a- S3 u: _你好!L4,5层的阻抗线不是参考L6,7层,而是参考L3,6层. L4,5层相邻层固然会产生互相影响,但相对来说非常小,可以忽略.例如4层的阻抗线参考L3,6层控制阻抗,起主要作用的是L3,4层之间的介质厚度.
0 e/ q$ B( }  \# R3 W另外频率对阻抗也会产生影响,但也非常小,可以忽略的。且频率越大,其阻抗变化越趋于稳定!

该用户从未签到

503#
 楼主| 发表于 2012-7-5 13:47 | 只看该作者
zhoumohao 发表于 2012-7-5 09:26
' t; C  N- H8 ?, }6 v: }你好,4层信号设计时L3、L4的参考层是L2、L5;而3层信号设计时L3的参考层应该是L2、L4,其阻抗计算应该不 ...

& e, ?* G* [6 I! C8 D3 E是有所不同,但是大家用Polar si9000软件计算一下,会发现两者相差非常小,通常相差不到1欧姆。这是因为L3层的阻抗值主要取决于L2和L3层间的介质厚度的原因.

该用户从未签到

504#
发表于 2012-7-5 14:31 | 只看该作者
楼主,我请教了我们的EMC工程师,他的建议是,叠层间距需要调整!8 d' N4 G; B" I; J- p
如下图:相邻之间的层是会就近参考,也就是说在图中:
4 E$ Z$ P+ j( t2 dL1的参考层是L2,L3的参考层是L2
8 b' _) N* V9 M" o" hL4的参考层是L5,和你文件中的说法完成是不一样的!!
$ G/ {9 U) A7 \0 S* ^1 E0 Q( \) q如图中,L4层信号,参考L3/L5和参考L3/L6他们的区别有10欧,这个量还是很大的~

1.jpg (212.88 KB, 下载次数: 0)

1.jpg

4.jpg (165.05 KB, 下载次数: 0)

4.jpg

5.jpg (218.56 KB, 下载次数: 0)

5.jpg

6.jpg (195.18 KB, 下载次数: 0)

6.jpg

点评

阻抗信号线主要参考较近的屏蔽面呢!  详情 回复 发表于 2023-12-14 22:44
  • TA的每日心情
    开心
    2024-5-31 15:50
  • 签到天数: 19 天

    [LV.4]偶尔看看III

    505#
    发表于 2012-7-5 14:35 | 只看该作者
    实际计算的结果很不理想!

    该用户从未签到

    506#
     楼主| 发表于 2012-7-5 15:04 | 只看该作者
    ghfghyb 发表于 2012-7-5 14:31
    ) U) K. {; \# a' @& J2 Q楼主,我请教了我们的EMC工程师,他的建议是,叠层间距需要调整!
    ( P8 G' w# h; {- m# w如下图:相邻之间的层是会就近参考,也就 ...
    ' c% }% A( ]! j8 }% g/ n: Y
    此8层板要求板厚仅1.0MM,各层间的厚度分配很有限,不能太大呢!

    该用户从未签到

    507#
    发表于 2012-7-5 15:09 | 只看该作者
    我知道,板厚小,但是一般情况下会考虑信号的安全,可以增加板厚的!+ `# z/ o" V; G9 g
    只是有这些疑问,想确认一下!!每个人说法不一样,最终都不清楚哪个是正确的!!
    / t9 f$ u6 ^6 r) P( O  s6 S有说不对的地方请包含!!

    该用户从未签到

    508#
     楼主| 发表于 2012-7-5 15:23 | 只看该作者
    ghfghyb 发表于 2012-7-5 15:09
    . D* O( c  H; C4 M* T% v) Z. q我知道,板厚小,但是一般情况下会考虑信号的安全,可以增加板厚的!- [; S6 s! R3 R' X
    只是有这些疑问,想确认一下!!每个 ...
    7 Q  `: t# t& z( ]
    所以大家在设计时应注意:1.尽量减少两邻近信号层平行走线. 2,尽量增大两邻近信号层间的介质厚度. 均是为了减少两邻近信号层之间的互相串扰.

    该用户从未签到

    509#
    发表于 2012-7-12 15:01 | 只看该作者
    zlq0416 发表于 2011-8-15 15:05
    6 G# q1 ?- Z" |回复 liuyian2011 的帖子
    + d9 a# E1 g( I, o: j$ p/ _& k1 G6 y- m2 p+ {
    大家注意6层板中第3种结构采用的是常规6层板,此种结构优点在于按正常6层板收取工 ...

    ' X$ n$ h4 X- k1 J2 e# t4 ?+ Y% W; ?, S楼主之前的帖子已经回答了,不知道第几次,你再找找看。

    该用户从未签到

    510#
    发表于 2012-7-12 15:08 | 只看该作者
    zhouhua_8 发表于 2011-12-23 22:05
    , D3 [/ Q5 w1 c7 h4 J' n6 ?两层板子也我用si90000做个100欧姆控制,那个时候使用的是PCIE-X1的控制走线
      e0 J) Y( `# u3 u; t7 ?
    我算出来的结果很下人,线宽10mil,间距4mil,线宽是间距的2.5倍,我不知道这样的走线在信号跑100M的时候会怎样?没仿真也没测试。实际应用在10M一下,没出问题。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-17 23:14 , Processed in 0.078125 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表