找回密码
 注册
关于网站域名变更的通知
查看: 1570|回复: 10
打印 上一主题 下一主题

[仿真讨论] 关于信号反射

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-6-23 10:14 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在用某芯片的时候,某些输入引脚对信号的上升沿有要求,去厂家网站找关于防止反射的方法,看到如下FAQ:% o* _8 ]* a6 ?+ i5 t
& ~+ a4 k$ q' E9 ]5 u: |
Q: To avoidreflections, how do I have to terminate the LVTTL and LVPECL signals?
& g" q2 C8 d( ~( b- L6 h
/ L' f9 e6 I8 ~4 W  B
A: LVPECL: via 50 Ohm to VECL = 1.25 V, LVTTL: 51 k against GND
4 R" Z; }) [; a: K: `8 q( y# D- y( L! x8 a' B" Y" Z7 A
51k的电阻能解决LVTTL的反射吗?不是应该进行50欧匹配吗?
& Q8 h& ^* D3 u

该用户从未签到

2#
发表于 2011-6-23 19:49 | 只看该作者
回复 coyoo 的帖子
5 P9 b  r2 g: [. ?1 {* |9 j, C) Z! {8 p( a7 x6 F
回答的有些问题& |, R- m3 h" i2 [- P* J
可能是笔误
- u* P  K' d) x: G1 h* _7 O8 x% e: M# q
千万别误解,理解其原理才不仅仅局限于别人的回答, k7 @8 V! |/ p) n
51K应该是个笔误,51ohm到地可抑制LVTTL电平过冲
# t0 L' ^6 [; \" B% a1 K/ E
! K& N) Q  e5 ?! H而另一个电平LVPECL则是要根据接收端的共模电平要求来进行端接
2 `5 c' m( b5 I回答中1.25V是不正确的,每个器件的要求不一样,所以端接电平也不会完全一样' \& `. G% e1 k1 v, A1 K
* @3 }  J$ f3 ~1 w+ S

该用户从未签到

3#
发表于 2011-6-24 04:38 | 只看该作者
50ohm to vcc, 51 ohm to gnd? 变成25ohm了啊

该用户从未签到

4#
 楼主| 发表于 2011-6-24 09:32 | 只看该作者
袁荣盛 发表于 2011-6-23 19:49
4 L% k! v, i2 H. Q* C$ G回复 coyoo 的帖子  h( V. x3 J. Y3 y* F
8 w) s5 R- d" Y
回答的有些问题
( v' Z# U- V( U3 }- y1 \/ P0 q
已开始我也以为是笔误,但是该芯片的datasheet包括他们的开发板原理图都这样做的!很困惑!, u5 E/ D$ C' {; P9 Z# {4 a

该用户从未签到

5#
发表于 2011-6-24 20:30 | 只看该作者
回复 coyoo 的帖子7 W& \( S7 W. @/ ]# C

/ F8 G- K" R+ v% Z  \有图有真相
. {3 Q/ l5 N3 Y/ t4 R+ h/ t$ F; W

该用户从未签到

6#
 楼主| 发表于 2011-6-27 09:46 | 只看该作者
袁荣盛 发表于 2011-6-24 20:30
1 ~& S! ?6 l0 _; u( Z回复 coyoo 的帖子
" G1 o- D0 L% c7 Z: ]# B% G4 X7 r3 \+ z: U$ r+ H0 ~
有图有真相
2 u$ F' a& f: u9 F1 d; W5 K! K9 [
请看:
8 F' x2 O9 h5 c$ g* ]: i第一幅图是datasheet上的,
7 b' f$ F& p: |0 E 8 q& }3 Q: N: n- L
) \3 J$ A" u0 @/ O& P
第二幅图是其开发板原理图上的,
: n; j. q5 d$ b+ G1 q' z0 p
& E) ^( u* m# K. H- B+ K

该用户从未签到

7#
 楼主| 发表于 2011-6-27 09:47 | 只看该作者
加上1楼的FAQ几乎所有地方他们都宣称这个电阻是51k,而不是50欧姆!

该用户从未签到

8#
发表于 2011-6-27 19:21 | 只看该作者
如圖 51K,它應該只是固定低電位的下拉電阻,而不是端接電阻。請參考!

该用户从未签到

9#
发表于 2011-6-27 21:31 | 只看该作者
coyoo 发表于 2011-6-27 09:47 9 x$ q0 l% ~  c9 G  o5 M. A  t
加上1楼的FAQ几乎所有地方他们都宣称这个电阻是51k,而不是50欧姆!
- {0 h0 O+ ~" p6 ~, \/ Y* y
此电阻和信号完整性端接没有关系
& Y3 S8 O; F3 T  c* [
/ Z4 T* a0 D+ j1 ^

该用户从未签到

10#
发表于 2011-6-28 17:29 | 只看该作者
8楼说的有道理,这个电阻应该是下拉电阻,而不是楼主所谓的端结电阻!!!

该用户从未签到

11#
 楼主| 发表于 2011-6-29 09:16 | 只看该作者
但是他们的FAQ里为什么要说这个电阻可以去除LVTTL的反射呢?!
7 a. Z4 m" V- p, Q& I
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-21 06:44 , Processed in 0.109375 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表