面向分组密码的可重构异构多核并行处理架构

piday123

面向分组密码的可重构异构多核并行处理架构

# ?) ^- m' j# k* b& o- t摘要:现有的可重构分组密码实现结构中,专用指令处理器吞吐率不高,阵列结构资源利用率低、算法映射过程复杂.为此,设计了分组密码可重构异构多核并行处理架构RAMCA( Reconfigurable Asymmetrical Multi-Core Architec-ture) ,分析了典型SP(AES-128 ) 、Feistel( SMS4)、L-M(IDEA)及 MISTY(KASUMI)结构算法在RAMCA上的映射过程.在65nm CMOS 工艺下完成了逻辑综合和功能仿真.实验表明,RAMCA 工作频率可达到1CHz,面积约为1.13mm' ,消除工艺影响后,对各分组密码算法的运算速度均高于现有专用指令处理器以及Celator,RCPA和 BCORE等阵列结构密码处理系统.
9 A6 ?( t7 [2 c/ Z& ?; [/ j  r关键词:分组密码;异构多核;可重构;并行处理;密码处理器
; g/ D$ e; A; s5 s
7 N; c# W0 b. D5 m: P$ A

游客，如果您要查看本帖隐藏内容请回复

* C- i( \5 V, b  N1 N5 u) T& \

SsaaM7

面向分组密码的可重构异构多核并行处理架构