面向 DVB-S2 标准 LDPC 码的高效编码结构

ByGrith4

摘 要：面向 DVB-S2 标准 LDPC 码，该文旨在实现一种基于 FPGA 的高效编码结构，提出一种快速流水线并向
递归编码算法，可以显著提高编码数据信息吞吐率。同时，通过并向移位运算和并向异或运算的处理结构计算编码
中间变量及校验位信息，在提高编码并行度的同时可有效减少存储资源的消耗。此外，针对动态自适应编码的情况
优化了 LDPC 码编码存储结构，有效复用了数据存储单元和 RAM 地址发生器，进一步提高 FPGA 的硬件逻辑资
源利用率。针对 DVB-S2 标准 LDPC 码，基于 Stratix IV 系列 FPGA 的验证结果表明，所提编码结构在系统时钟
. D; ~3 T( M2 f# t6 _/ B% G3 \为 126.17 MHz 时，编码数据信息吞吐率达 20 Gbps 以上。
  v6 u  v; q: s2 @8 `+ Z/ V+ G  O* ?关键词：LDPC 码；编码结构；DVB-S2 标准； FPGA
# t+ z: \6 I; B+ w( |" t

1 N+ ]! Y* [; G- z+ g. v7 m

附件下载：

游客，如果您要查看本帖隐藏内容请回复

0 Y. t! E, K- V
+ Q$ H0 Z! j9 b6 e( J: r

messed

谢谢分享                                    

666f

111666666666666666666
3 r2 R+ _+ J/ |) b0 }2 z- Q  K