PSpice Model Editor建模（三）

thinkfunny

) P- ~/ u% o3 ?8 j" W$ F: S（三）打包子电路建模
8 ~( O4 q+ w" N* t2 d( b$ o2 ~在电路系统设计中，往往会用到许多重复的模块电路，为了方便每次的调用，我们可以将这些常用的模块电路打包建模，这样调用起来就会非常方便。下面就以一个LDO的例子来介绍如何进行这种方式的建模。
（1）需要打包的LDO原理图如下图左半部分所示，将其核心部分提取出来，如右半部分所示。


8 O! m5 _% e& y
（2）提取出核心部分后，在输入输出端口上标上相应的网络标号，这个网络标号以后就成为所建子电路的引脚名称。然后创建该模块的网表，如下图所示。

$ _7 A/ j4 c. F& K

9 k/ W$ n+ n( H. M6 R% N5 X
* R( M/ g% k" g# x（3）新建.lib文件，将生成的网表文件copy到新建的.lib文件中，并加以修改。修改主要是添加子电路名称和引脚名称。

5 m# v6 q$ p$ b) D8 u+ r' l
) K: V: K! J6 B8 n. e- Y
# j* `/ f- ]8 ?" y

yin123

PSpice Model Editor建模（三）

regngfpcb

PSpice Model Editor建模（三）

uiabluqp

PSpice Model Editor建模（三）