抗电磁干扰低电压ＣＭＯＳ放大器设计

srilri2 · 发表于 2021-5-18 11:07

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

摘要：基于ＣＭＯＳ体驱动，提出低电压放大器抗电磁干扰结构．电路采用部分正反馈结构提高体驱动输入级的等效输入跨导，通过输入电压降结构改善体驱动结构的直流非线性，采用双输入级结构保证放大器良好的交流特性，同时，对称拓扑结构保证了电路的高度对称性，实现了对称的转换速率．该设计采用电源电压为１Ｖ的０．３５μｍ标准ＣＭＯＳ工艺实现．对该放大器的抗电磁干扰特性进行理论分析与仿真验证，并同传统体驱动放大器相比较．实验结果表明：该结构的电压失调小于５０ｍＶ，１０ｋＨｚ频点的输出功率谱密度相比传统结构降低３３ｄＢｍ．

关键词：ＣＭＯＳ体驱动；低电压放大器；抗电磁干扰；直流非线性

随着集成电路（ＩＣ，ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）特征尺寸不断缩减、集成度越来越高，片上及片间电磁干扰（ＥＭＩ，ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃｅ）问题愈加严重［１］，为避免干扰引起的ＩＣ性能削弱及失效，片上系统抗干扰设计尤为重要．随着工艺进步和便携式设备的广泛应用，低电压芯片已成为ＩＣ的发展趋势［２］，特别是随着穿戴式智能电子产品和生物医学微纳器件的发展［３］，如植入式脑机交互微系统［４］等，低电压抗干扰设计已成为技术关键．为满足特种芯片长续航时间等要求，需要设计性能良好的低电压放大器［５］；另一方面，由于脑电信号的微弱性（峰电位小于５００μＶ），前端采集放大处理电路易受电磁干扰影响．因此，抗电磁干扰低电压放大器设计是当前面临的技术挑战之一．

附件下载;

抗电磁干扰低电压CMOS放大器设计.pdf (1.78 MB, 下载次数: 0)