找回密码
 注册
关于网站域名变更的通知
查看: 10485|回复: 56
打印 上一主题 下一主题

在DDRII和DDRIII中 VRAM部分placement方式 利弊简谈~

    [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-4-22 11:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
      因為 VRAM BGA 的placement的不同,造成 layout 和 tune equal length 的难易度也会不同。在此show 出两种 placement的方式,供大家参考。    一、在DDRII设计中
; G! p/ C4 \4 g( ]7 M+ a9 V# H8 o& i- U2 S8 B. U; K5 E! V# W$ u
+ S$ d# f" T8 k
第一种placement 方式:3 K* m. C- P7 i" V7 q
     
% v. ^- C0 j- I" D' \     第二种placement 方式/ j& _' J& u* N
     
9 D, G: l$ ]+ ?) W4 n$ j/ G 总结:以上两种placement方式所佔据的空间大致相同,第一种方式在Y轴需要更多的空间;第二种方式则在X轴方向会佔据更多的空间,但它节省了Y轴上的空间。& o- K6 x* O0 I) o$ x3 p
        在拉线方面,第一种方式data组内的长度相差不多,但group 与group之间相差很大(这点尤其在DDRIII时表现很突出);第二种方式 group 与group之间 的长度相差不大,但 data组内则相差较多。
# S; L* X+ c" {& p& O" h. m0 x1 X/ K         而address也是各有千秋。因為DDRII的Address pin在小BGA的一端,因此第一种方式address的路径上不会有data挡路;而第二种方式则会必须从小BGA外面绕,但接小BGA的那一段可以直接用表层接,整段trace会小一颗via,少换一次层,且等长较好tune。3 n/ C/ F) r+ z. m9 f

评分

参与人数 8贡献 +26 收起 理由
lixc2008 + 5
heweishuai78 + 2
ymf2529 + 5 辛苦了!
summmmmm + 2 辛苦了
alewe + 2 感谢分享
zyunfei + 4 感谢分享
zlei + 4 辛苦了!
fromnow + 2 LZ辛苦

查看全部评分

该用户从未签到

2#
 楼主| 发表于 2011-4-22 11:44 | 只看该作者
回复 天使旋律 的帖子
# j: l0 |3 q" m
3 _* l4 [% I6 o9 e2 E二、在DDRIII设计中:第一种placement方式:& i; n, A) u: F8 R& L8 H
. p# `7 B* {; C5 D7 O! u* S" p8 V

% N4 H5 O+ f+ b) y$ d第二种placement 方式:2 l8 B" N, ]6 P5 O# g& _) m

$ A" m' k3 I0 \& O! t! F1 A4 I7 E

1 B! d" J2 b: T: P4 e2 G总结:以上两种placement方式所佔据的空间差别较大,但第一种方式在Y轴需要更多的空间;第二种方式则在X轴方向会佔据更多的空间,但它节省了Y轴上的空间。
, c& t; M9 W; }  r- H7 P( F, U        这两种placement方式的最大差别还是在拉线和调等长的时候表现出来。2 e& P+ I: F2 P( w* G
         data 方面,它的pin define与DDRII是有区别的,整个Group是完全集中的。第一种方式Group I 与Group II的长度误差大概在800mil左右;而第二种方式可以减少这方面的局限。
8 Y% ~% p$ L; M3 {+ }9 J/ S         addres 方面,第二种方式的优点更加明显,不但比第一种方式少一颗via,少换一次层,且用表层可以使两个小BGA 直接相连。且等长不用说也可以很容易做到。
1 q- S1 g" l( g* c( d; n8 v$ N+ q$ {6 A- \% J, X* p; i$ \7 U9 S
     如下图:
% M2 A9 W* ?) E1 U5 h  D6 N    ! {* K6 K. L. t
按照上图的placement方式,每个小BGA data中的三个group可以走在同一层,另外一个group 可以与address走一层。且等长也较easy!
# e6 z  i9 O/ `3 x       也许,这对Cost down 来说是一个不小的福音!!!/ u* ]2 u( V0 {/ D6 x
        而第一种的placement方式,对拉线和等长都有不小的难度,用四个内层还走得那麼辛苦,
* \/ d8 J) R, X2 l; k+ M1 q如下图
6 s* `1 g# K4 L. [8 O9 w6 q6 t& E; ^/ d2 n: ^

+ b3 T+ w: J. D9 N, w, S4 R. t) {, l9 A
* T2 b1 w6 O* c
3 B) m+ q; m2 ^+ Z
弦外之音,抛砖引玉:
5 ?. S9 i5 K! H! R, _ GDDRIII共用Address和 Command的小BGA Data 可以swap,swap方式如下:
- u4 j' M' I/ h$ L" d) D# Z1 Z- _          同一BGA的data group可以换,但必须保証DQS/DM的pin 互相对应。
# W& ^8 ]# G7 `0 v          同一group的data net 可以互换。
' p0 _$ J5 M: S( x' [$ i
$ s- Q$ G8 F& X' c" o) X7 @

点评

不错  发表于 2012-1-31 11:38

评分

参与人数 2贡献 +7 收起 理由
fromnow + 2 原创内容
winricky + 5 感谢分享,解释的很棒

查看全部评分

  • TA的每日心情
    郁闷
    2019-12-19 15:11
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    3#
    发表于 2011-4-22 11:49 | 只看该作者
  • TA的每日心情
    开心
    2025-6-11 15:53
  • 签到天数: 19 天

    [LV.4]偶尔看看III

    4#
    发表于 2011-4-22 13:13 | 只看该作者
    结论呢?

    该用户从未签到

    5#
     楼主| 发表于 2011-4-22 13:26 | 只看该作者
    回复 wzh6328 的帖子
    - E3 b1 |$ w6 ~, B# g) j' M+ P* J2 A6 _( i6 b+ c7 N+ j  P8 @5 ^' B
    结论就是,在DDRIII元件的place,推荐第二种placement方式;至于DDRII设计,两种情况都有自己的利弊,看自己的想法了,呵呵~

    该用户从未签到

    6#
    发表于 2011-4-22 17:52 | 只看该作者
    LZ辛苦,很直观,很强大~

    该用户从未签到

    7#
    发表于 2011-4-23 15:24 | 只看该作者
    :victory:

    该用户从未签到

    8#
    发表于 2011-4-23 20:45 | 只看该作者
    LZ辛苦了

    该用户从未签到

    9#
    发表于 2011-4-23 21:18 | 只看该作者
    lz强大啊

    该用户从未签到

    10#
    发表于 2011-4-24 11:38 | 只看该作者
    不错

    该用户从未签到

    11#
    发表于 2011-4-24 11:45 | 只看该作者
    太棒了,最需要的就是这种复杂器件的place经验

    该用户从未签到

    12#
    发表于 2011-4-24 12:06 | 只看该作者
    不错.很有启发意义.

    该用户从未签到

    13#
    发表于 2011-4-25 15:49 | 只看该作者
    学习中,感谢楼主分享

    该用户从未签到

    14#
    发表于 2011-4-25 21:59 | 只看该作者
    只要层数够,怎么摆都行

    该用户从未签到

    15#
    发表于 2011-4-26 09:20 | 只看该作者
    回复 CAD_SI 的帖子6 z0 e* Q7 x/ ^8 ^3 t- c  c9 J7 r

    6 B6 v+ ?$ S- Z# w$ P呵呵,如果这么说,那么如果工厂不考虑亏本,买方不考虑消费,还用我们设计做什么?
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-14 12:49 , Processed in 0.156250 second(s), 32 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表