基于可重构计算系统的矩阵三角化分解硬件并行结构研究

senlenced3 · 发表于 2021-4-19 13:43

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

摘要：可重构计算系统成为加速计算密集型应用的重要选择之一．在众多受到关注的计算密集型问题中，矩阵三角化分解作为典型的基础类应用始终处于研究的核心地位，在求解线性方程组、求矩阵特征值等科学与工程问题中有重要的研究价值．本文面向矩阵三角化分解中共有的三角化计算过程，通过分析该过程的线性计算规律，提出一种适于硬件并行实现的子矩阵更新同一化算法及矩阵三角化计算ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）并行结构．针对ＬＵ矩阵三角化分解在并行结构模板上的高性能实现及优化方法开展了研究．理论分析表明，该算法针对矩阵三角化计算过程具有更高的数据并行性与流水并行性；实验结果表明，与通用处理器的软件实现相比，根据该算法实现的矩阵三角化分解ＦＰＧＡ并行结果在关键计算性能上可以取得１０倍以上的加速比．

关键词：矩阵三角化分解；三角化过程；并行算法；ＬＵ分解；现场可编程门阵列

随着半导体制造工艺的进步，ＦＰＧＡ（ＦｉｅｌｄＰｒｏ ｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）迅速发展，基于ＦＰＧＡ的可重构计算系统以其兼顾通用处理器（ＧｅｎｅｒａｌＰｕｒｐｏｓｅＰｒｏｃｅｓｓｏｒ，ＧＰＰ）和专用集成电路（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒ ｃｕｉｔ，ＡＳＩＣ）的优点，在众多计算密集型的领域中被广泛设计与应用，使ＦＰＧＡ可重构计算系统成为加速科学计算的一种重要的选择［１］．在众多计算密集型问题中，矩阵计算处于核心地位，大部分科学和工程问题最终都要归结成为矩阵计算问题［２～４］，而大规模矩阵计算问题被认为是其中最具挑战性问题之一．

附件下载：

游客，如果您要查看本帖隐藏内容请回复

cscscwww · 发表于 2021-4-19 14:25

半导体制造工艺

帐号		自动登录	找回密码
密码			注册

[毕业设计] 基于可重构计算系统的矩阵三角化分解硬件并行结构研究

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1