关于PDN 仿真

radioes8

请教下 siwave 软件 IR DROP 跑出来的DC 阻抗是不是可以理解为这段线路的线路电阻。使用精密毫欧计实测结果与仿真结果差异比较大，怎么理解这种差异。实测PCB 的线宽，铜厚，线路形状之后代入仿真，结果依然差别比较大，这么理解这个差异？请大神指导下。特别不理解。
( U- ~7 {# r* {/ n! s
& X$ c2 L" ~- n

ganggang2021

:):):)

接SIPIEMC仿真

我理解，实测会受探头接触阻力度和接触面积影响，还有些寄生电容电感在短时间内会影响测量结果

radioes8

13073470516 发表于 2021-04-02 16:05:13
我理解，实测会受探头接触阻力度和接触面积影响，还有些寄生电容电感在短时间内会影响测量结果

6 |2 u* _; `" T1 E5 _" z- G
% |, Y+ }) O+ s那我能用什么方法来确认我仿真的结果是准确的呢？我做这个目的也是想仿真与实测差异
7 Z) Z! W% o  z  n" g, w

接SIPIEMC仿真

我之前去实测过TDR/SYZ，确实会有明显的差异，但是整体趋势和结果的区间是相近的。只能建议你，仿真软件中检查一下有没有漏的参数设置，比如过孔不是实心的(壁厚)，比如铜层有正切角，铜表面有表面粗糙度，层间介质的材料要选对，板上的元件核对一下(经常有错)，芯片的模型端口是高阻抗还是短地，最如果你做高速信号相关的测试，还要把分割精细程度设置得更高。在实测上每次测量前稍微打磨一下探头接触点，探头点在板子上的力度一致，测量过程长一点使PCB上的寄生电容电感充满电(读数稳定不动几秒钟后记录该值)

radioes8

13073470516 发表于 2021-4-7 14:57
' \6 C: N! Y$ |我之前去实测过TDR/SYZ，确实会有明显的差异，但是整体趋势和结果的区间是相近的。只能建议你，仿真软件中 ...

* B0 h: Q1 G& ?仿真软件中检查一下有没有漏的参数设置---确认ok，比如过孔不是实心的(壁厚)---确认镀铜厚度设置，比如铜层有正切角----PCB 研磨切片确认，铜表面有表面粗糙度----默认设置，我理解这个影响si，对DC 阻抗应该影响不大，层间介质的材料要选对--- 有确认，

diff

这个实测很难得到对结果吧，首先仿真这个是基本的，可以在仿真条件上专注细节