利用toolbox组件中的panelize进行PCB 拼版

heyan504538

: X" j) S6 H: a2 O' I& k6 n
当前在PCB中直接进行拼版的话，用的比较多的方式是创建module,针对单个文件进行拼版的话该方式还是比较快捷好用，但是如果有多个文件需拼版，或者创建好拼版后需要优化，调整，修改的话，会比较麻烦。
# X5 h5 n" x* x( \, L最近研究了一下allegro的 productivity toolbox功能，其中就有关于拼版的功能panelize，但是网上针对这一功能的介绍比较少，在这里我就把自己摸索出来的方法共享出来了，英文好的，可以直接看官方的手册 Allegro拼版_panelize.pdf (1.81 MB, 下载次数: 60)

2021-3-16 16:31 上传

点击文件名下载附件
阅读权限: 20

拼版步骤（提前导入拼版结构图，准备好）：
1：勾选toolbox组件

/ N: M) ]  z0 {: q$ s% @( J/ f  e$ B2：export techfile (主要包含一些设计规则信息)
3：manufacture-----fab panelize tool，进入拼版设计界面
% a  Q" ^: J  ^
（1）：选择已设计好的PCB文件路径，如果需要对多个不同的PCB文件进行拼版的话，依次添加行，选择相应的路径即可；
4 _% o  j, e( h& K
勾选使用相关路径，即拼版文件存储在该路径下；
9 N% k  T+ e7 T% u1 B1 v! U6 r, u（2）：设计/复制包含的层；
; N0 d, O3 T7 f; B( {2 W& EALL： 所有的层，包括一些区域设计，ANTIEHCH等；此处勾选ALL
6 h7 z4 N# K/ Q: ], DArtwork based:只有光绘层；
（3）：设计过程
0 A4 z% c0 c( ~- ?! iexclude routing: 排除走线，即只复用器件布局；
load artwork: 允许导入光绘类的数据（格式，单位，精度等）
clear nets: 清除网络
( t9 a3 E1 ?  i/ O（4）：此处设置主要是针对多个文件（层数需一致）进行拼版的话，需要同步叠层设置，包括叠层顺序，叠层名称等，选择一个为基准，单击同步。
（5）：导入前面生产的techfile，导入设计规则
（6）：先点击创建module，再place

0 T+ g) W7 a, n& n$ m. r5 _2 o7 F0 {7 C此处可以对拼版文件进行旋转, 镜像，单独放置，或者矩阵放置（设计行列，偏移量）

# O7 p4 U, G" \8 ~$ }5 U  N


! J) J2 E- r  j5 [: ]
7 C( O, V2 S  J% w  ~- q* Z& A# `手动放置的话注意选好基准，放置完成后，此界面也可以显示放置拼版后的坐标等相关信息，可以再核查一遍，确认无误后单击OK完成。
5 m) L+ K+ H. ?( x* @0 s& c
) }1 p4 o. n1 O0 ?9 o& X需要注意的的有以下几点：
1：生成的拼版文件铜皮默认的是静态铜皮；
6 z% d& {) u5 l* A. ^$ b4 |2：区域规则需要重新赋值；
3：有rout keep in的话会产生报错，删除即可；
5 E- @5 ~3 B) P" E4 M4：位号丝印需要处理，会带有module的前缀，P1~,P2~,但是会产生新的丝印层，详见下图，位号丝印处理的方法很多，这里不再赘述。

; _* d! b# n' S% a& p" c# K! I

& l5 e" F! r# u& ~, ]! B6 k5：后期有器件更新或者其他更改的话，直接更新同步即可，这也是该方法比较方便的一点。
% H  A, {% Q) I% m* p2 k

* C' S) H8 ~: a& w7 P$ V! A' b1 i% F以上有表述不对或者不清楚的欢迎大家留言，指正，大家共同探讨学习。

zc333

利用toolbox组件中的panelize进行PCB 拼版

鲫鱼3525

还没用过这个功能，学习下。

LX0105

/ t9 U) E5 A" y
感谢分享...
+ T/ ?+ {: N0 q4 W& h$ \& J" E2 S

zhualuo2

还没用过这个功能，学习下

weiprop

感謝分享 這正是我需求的

PZzzzr123

厉害，找半天这种博客了

kuka_555

还没用过这个功能，学习下

lichuntao1990

利用toolbox组件中的panelize进行PCB 拼版