一种基于与非锥簇架构 FPGA 输入交叉互连设计优化方法

Teeshop5

摘 要：该文针对与非锥(And-Inverter Cone, AIC)簇架构 FPGA 开发中面临的簇面积过大的瓶颈问题，对其输
. x- Q  H3 T. }) K; f. L" e/ E入交叉互连设计优化进行深入研究，在评估优化流程层次，首次创新性提出装箱网表统计法对 AIC 簇输入和反馈
; J, \  K" f, a9 s# }2 p) v* ^资源占用情况进行分析，为设计及优化输入交叉互连结构提供指导，以更高效获得优化参数。针对输入交叉互连
模块，在结构参数设计层次，首次提出将引脚输入和输出反馈连通率分离独立设计，并通过大量的实验，获得最
# a8 ^$ ?6 n- ~; j! P4 P2 U2 h9 E  {优连通率组合。在电路设计实现层次，有效利用 AIC 逻辑锥电路结构特点，首次提出双相输入交叉互连电路实现。
相比于已有的 AIC 簇结构，通过该文提出的优化方法所得的 AIC 簇自身面积可减小 21.21%，面积制约问题得到
了明显改善。在实现 MCNC 和 VTR 应用电路集时，与 Altera 公司的 FPGA 芯片 Stratix IV(LUT 架构)相比，
- ?  U* E) D0 g* s/ _! M( o采用具有该文所设计的输入交叉互连结构的 AIC 架构 FPGA，平均面积延时积分别减小了 48.49%和 26.29%；与
传统 AIC 架构 FPGA 相比，平均面积延时积分别减小了 28.48%和 28.37%，显著提升了 FPGA 的整体性能。
6 T$ S' e4 X( ?: a! s0 ?关键词：与非锥(AIC); AIC 簇；装箱网表统计法；连通率；分类独立设计；双相输入交叉互连
1 引言
FPGA(Field-Programmable Gate Arrays)自

4 ]9 |3 s* {- K9 [& V, g0 Z, {
: h, T- f' L! @* w  O: o# G8 r
$ z) y5 N7 v/ l

附件下载：

游客，如果您要查看本帖隐藏内容请回复

" `/ P2 j. H- o) x2 e7 o5 z

Blah

谢谢分享