找回密码
 注册
关于网站域名变更的通知
查看: 453|回复: 1
打印 上一主题 下一主题

[毕业设计] 数据压缩算法的实现研究

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-12-10 14:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
摘要:数据的无损压缩在通信、航天、医疗等各个方面获得了普遍的应用。基于VLSl实现的压缩器由于其速度快、处理能力强而获得人们的重视,成为-一个热门的研究领域。本文提出了一种基于LZW算法的硬件实现的无损压缩器。根据LZW算法的特点提出了无损压缩器的体系结构。该体系结构采用了一种并行的字典搜索策略,极大的提高了字串的搜索速度。同时字典被拆分,字典宽度变长,从而节省了存储空间,减少了芯片面积。在此体系结构的基础上用CH+实现了一个仿真模型,以此模型证明了功能的正确性。然后压缩器被细分到模块级,并用RTL(Verilog)描述了各个模块。其中层次化的字典模块设计策略使得字典结构清晰合理,并大大减少了代码量。在压缩器的设计中采用了可配置的寄存器来控制压缩器的功能,使得控制部分和数据处理部分明确分工,并且有利于功能的扩展。同时该压缩器体现了DFT的设计思想,提出了一种基于CRC16比较的logic BIST设计策略,有利于功能的全速测试。3 d  i  I. ?: a  b7 w$ }
在设计完成后以VCS基础建立仿真环境,将本压缩器的Verilog代码进行了仿真。仿真结果显示,该设计的压缩器可以正确地以LZW算法实现数据的压缩。用Synplify以Xilinx的Virtex4为目标器件综合了本设计的RTL代码,证明资源占用情况是可以接受的。并且压缩器工作频率达到了210MHz,总的数据处理能力达到750Mbps。处理性能比软件实现的处理能力快了20多倍,可以同市面上主流的硬件玉缩器相媲美。
( O1 Q8 C7 O$ T' r# z1 g! t; I* S  y6 Z
关键词:无损压缩、VLSI、硬件、字典压缩、DFT
- a" Q4 L% N  C, H
" X& z% R: Y* R! c! B- M* s
' Z5 l3 M; a9 c
7 H8 S, i$ X& y, u  h9 p: C9 p; z# w+ y/ a3 B% N
游客,如果您要查看本帖隐藏内容请回复

4 H- H5 W( d7 Z0 S6 x& C$ n4 @/ l4 b' g9 u: c1 T
  • TA的每日心情
    开心
    2022-12-5 15:27
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2020-12-10 15:28 | 只看该作者
    数据的无损压缩在通信、航天、医疗等各个方面获得了普遍的应用
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-21 06:13 , Processed in 0.109375 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表