xilinx FPGA 容易出现，DDR4初始化不过

hhawwl

最近，做了一批板子，xilinx FPGA 085系列，做了2组DDR4,64位，2组DDR4，32位，每次焊接回来，容易出现DDR4初始化不过，概率差不多10%。重新焊接后，大部分可以修复。现在改版，需要注意哪些方面？
; z; c1 I  f' z3 Q: K

hhawwl

aarom 发表于 2020-11-9 12:28
+ E0 i( k4 X8 Y: c9 @7 h8 t重新焊接后??
1.FPGA 085 ??
2.DDR4 ??

" ?9 V9 D# c# I, E/ P; O! O6 T! X' u0 F谢谢！1.0间距的BGA，0.5的盘！问题集中在FPGA的一个角上。64位DDR4，其中的第一组数据就在这个角落。

深圳～万工

hhawwl 发表于 2020-11-9 14:20
) y- p. M) L, P谢谢！1.0间距的BGA，0.5的盘！问题集中在FPGA的一个角上。64位DDR4，其中的第一组数据就在这个角落。

集中在一个角的话大概率是板子的翘曲问题了。可以尝试从下面几个角度改善下：
2 L% L5 P0 b# N, N6 w8 @* l1 R1 PCB叠层对称设计。
2 PCB的走线、铺铜在FPGA附近要均匀一致防止回流焊时翘曲。
3 加厚PCB厚度，也能减少翘曲。
6 Z+ E) s" C! T: v' Z9 A4 找老板申请换个牛逼点的PCB厂。
- c8 o8 s& @% a

startostar

不一定是焊接问题

tangwenbo2020

会不会是走线的问题？DDR4的速度跑到多少？

zhoub

应该是生产问题

t123456

谢谢参考一下

Occupy，

应该还是工艺问题

douxiaoyang

根本原因肯定不是焊接问题，看看走线
吧