时序的问题

legendarrow

刚做了一块板子，ARM+SDRAM+FPGA,arm有一撮flash线连接到SDRAM与FPGA，分时复用
现在有一个问题是，不焊FPGA的时候，SDRAM可以跑起来，一切通讯正常，焊接上FPGA以后，就跑不起来了。
后来在CPU的前端接了一个buffer，又好了。
% b7 V+ f( i6 G; V" X1 i因为flash是集成在SDRAM里面的，所以做远端分支的topology很难，主要是branch的地方长度下不去
/ O2 ~' o4 ?. j( U; Y8 Q开始以为是反射造成的问题，可是fpga没上的时候SDRAM可以跑就说明应该不是stub引起的反射。
后来发现这个就是一个普通时序系统，会不会是因为线长造成的时序问题呢
2 X/ r3 q$ N2 i6 b想改版但是又找不到充足的理由
) |( g8 K7 e: |6 r: [* k还请DX指导下可能的原因，咱再一个个验证去
谢谢个先
. E2 c: \$ \9 U0 J* N4 Y
7 ^/ e, Y  g8 u3 ?/ U! l

legendarrow

我顶上去

shark4685

可否贴个简单的图,稍微做下说明,会好点!

IO357

arm有一撮flash线连接到SDRAM与FPGA,指的是数据线吗？
0 @8 `, |- s9 ]$ _2 D$ Q  jFPGA不用数据线的时候内部是否置高阻了