Dxdesigner不同层次、不同Flat页面上信号连通的各种状态说明

fishplj2000

今天有心情、有时间对下面几种情况试验了一下，有下面结论：
4 L4 B$ d( q& V+ Z5 m! X希望对大家有点用处
; A9 `, x5 Y, O% t8 S8 I
) U' J/ ~- ~- n" k$ @) T4 p在pads2007.2中Dxdesigner Ver2005.1.1中进行的试验
7 Z# O2 E, r5 A) D
, H5 H$ k/ I  U2 Z7 y& w7 F一、非全局信号
1.单端Pin信号线，不会生成PCB网表！
, d$ y5 ^# p! o0 z8 k2.当net_Label相同时，不同Flat页面上的单根信号线是连通的(orcad需要跨页连接符);
3.当net_Label相同时，不同Flat页面上的总线信号线是连通的;
4.当net_Label相同时，不同层次页面上的单根信号线是不通的;
. |/ J* ?" R- A6 E8 Z5 }5.当net_Label相同时，不同层次页面上的总线信号线是不通的;
4 e# j% L' s7 I, F+ N6 }  U
- U1 f- w: t/ y. S2 V4 v6.  同一个Composite符号实例化多次后，必须在(1)Project settings中使能OATs 且(2)PCB config文件中使能OATs，才能生成正确的RefDes和PCB网表！【原理图/功能模块复用时需注意；使用DXD Linker做比较/标注时须用使能OATs的cfg文件】
! u; U8 Q; |6 X5 [8 @6.1 若多个实例Label相同：则当net_Label相同时，不同Flat页面上的单根/总线信号线是连通的;
; r+ v7 O+ a! r0 y# u7 ?            (DXD生成的asc网标文件*connection*中可看到： 实例1/net_label和实例2/net_label下有相同的器件引脚群；
             导入Layout：warning有重复命名的net，并将忽略掉实例1/net_label，故Project Explorer->nets中只剩下了实例2/net_label)
6.2 若多个实例Label不同：则当net_Label相同时，不同Flat页面上的单根/总线信号线是不通的;
6.3 若多个实例不设置Label：则当net_Label相同时，不同Flat页面上的单根/总线信号线是不通的;
6 _; p8 R* Z  Q
% x, _+ e! p5 _3 y7.On/Off sheet跨页连接符，仅适用于单根信号线，无法标注总线格式label(如A[0:7]);
; l# |+ _* m1 W0 c8 n- v8.Hierarchical I/O层次连接符，仅在顶层符号有对应端口时才能放置在SCH上;
) x' r4 Y5 c1 p  a
二、全局信号
2 d' u2 ?9 l/ S6 U1.不同层次、不同Flat页面上只要net_Label相同就是连通的
# g9 L6 r) s/ O
' G% m. s# z4 d5 e7 @/ K
5 P2 n" A$ u6 O; f

一支镜头的距离

回复 fishplj2000 的帖子
( v1 \/ D! o8 Z+ C/ Q, Y' I* Y
: Z. F) H$ v* \0 T$ I5 B  A6 c. D谢谢分享！

hugeme

楼主有心。。。顶

轻快一点

看了楼主的说明，明白了一点，希望楼主心情长好！