|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
一、在进行高速多层PCB设计时,关于电阻电容等器件的封装的选择的,主要依据是什么?常用那些封装,能否举几个例子。
) N$ s/ M/ K% N j) i" E. I 答:0402是手机常用;0603是一般高速信号的模块常用;依据是封装越小寄生参数越小,当然不同厂家的相同封装在高频性能上有很大差异。建议在关键的位置使用高频专用元件。
- Q* ~1 r) w( x4 X2 q
2 N' F' C, N0 M& S0 q' t 二、多层板布局时需要注意哪些事项?
- M# ]1 H/ w" S1 g5 W! f 答:多层板布局时,因为电源和地层在内层,要注意不要有悬浮的地平面或电源平面,另外要确保打到地上的过孔确实连到了地平面上,最后是要为一些重要的信号加一些测试点,方便调试的时候进行测量。
5 R p6 ]& E( B4 N+ M
: S9 ~! H4 U4 ~+ G& l9 q 三、通孔和盲孔对信号的差异影响有多大?应用的原则是什么?
" w6 Q. d7 _8 G- O3 y4 c' S9 T 答:采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法,并大大减少了镀覆通孔的数量。但相比较而言,通孔在工艺上好实现,成本较低,所以一般设计中都使用通孔。2 d$ v* p5 ]0 _$ w" L
( h$ K- F* H$ `: T c 四、在设计PCB时,如何考虑电磁兼容性EMC/EMI,具体需要考虑哪些方面?采取哪些措施?
w& M) ?. h" d3 j) H 答:好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置,PCB叠层的安排,重要联机的走法,器件的选择等。例如时钟产生器的位置尽量不要靠近对外的连接器,高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射,器件所推的信号之斜率(slewrate)尽量小以减低高频成分,选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。另外,注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loopimpedance尽量小)以减少辐射,还可以用分割地层的方式以控制高频噪声的范围,最后,适当的选择PCB与外壳的接地点(chassisground)。
( H w# Q( G+ G o5 V% c# l7 Q/ M R( {. \+ ^+ t, o s
五、高速PCB,布线过程中过孔的避让如何处理,有什么好的建议?
! z- K2 J8 \- y2 p7 p 答:高速PCB,最好少打过孔,通过增加信号层来解决需要增加过孔的需求。/ E% k$ J# H [( F4 s6 ~4 ?
2 u2 v- U6 o) `5 x- G 六、在即有模拟电路又有数字电路的电路中,PCB板设计时如何避免互相干扰问题?
0 B7 B" W. ?( x7 ^; ~% P% j1 [ E, h 答:模拟电路如果匹配合理辐射很小,一般是被干扰。干扰源来自器件、电源、空间和PCB;数字电路由于频率分量很多,所以肯定是干扰源。解决方法一般是,合理器件的布局、电源退偶、PCB分层,如果干扰特点大或者模拟部分非常敏感,可以考虑用屏蔽罩。# G$ ^: N& i: R4 T$ ~1 \1 L5 s* g
* z# S0 j0 q2 O( s! t; o
七、怎样判断PCB板设计时需要多少层?
V. u: r) V9 j# g; ` d: a 答:从走线密度、BGA和信号3方面考虑:
6 W7 _; h6 ]. @ 1.走线密度! ^. `: O8 O4 h0 Y# R7 d% C
一般来说,PCB先布局,再来评估板子的层数;布局完后,就可以看到板子的信号流向,走线顺不顺(考虑交叉线),需要几个走线层。评估重点在飞线最密集的区域,因为最密集区域的走线理顺,其他稀松的区域就easy了;% F3 H( E: y: ]" J* l
2.BGA:/ r5 g4 i Q8 J
当有PCB上BGA时候,评估重点在于BGA的深度(就是焊盘至中间焊盘(一般为电源或者地的焊盘)的个数),BGA焊盘的间距在0.65mm以上的时候,两个深度的焊盘走一层信号线;; A4 l. ^& q3 P! R
3.信号考虑:* C( W4 f$ a( S% m+ P
基于信号质量的考虑,都需要添加地层(屏蔽笼子),进行电磁干扰屏蔽,增加回流路径。比如一般来说可以toplayer-signal1-signal2-bottom,但是为了得到更好的、更加稳定的信号,可以设计成toplayer-GND-signal1-signal2-PWM-bottom(但一般都不会这样,因为成本原因)。& k# H* b- p3 B
% V* d4 I; r, Q2 B# F! f+ o |
|