|
|
zhangtao2 发表于 2010-9-10 09:16 ![]() ' \' E- s+ N' j* Y7 X
例如：我一般方法是在logic里面将U300，复制，粘贴后改为U307，按照PCB中拉出线的顺序修改U307各pin脚位置， ...
各位大侠，前几天遇到这个问题让人郁闷，画图时BGA上的所有出线都已经全部拉出到板子边缘的插排附近，
7 O* ?2 O% t' z/ ~# u
8 _. q4 Z! [- W5 H2 l, gjimmy:最后你是以过孔的方式暂停吗?
% \3 d# H+ S L5 u' `- E- |* z3 h% d3 u0 X8 U% s- K _
为了让线顺一点，按照拉出的线的顺序在logic中换了原理图上器件的pin脚位置，结果再一同步，PCB中拉出的线全部变成了飞线，1 b4 ?- n8 ^# g( b* X0 t+ S1 d+ a' D3 f
4 T" L) l% D9 b: H9 Tjimmy:这是正常的.你从A器件拉出来,又更改了A器件的pin位置.其他软件都一样.% d: K1 r1 v ^# ]
如果是从A器件拉出了,接到B器件不顺,你更改了B器件的pin脚位置,A的线是在的.
9 B8 I+ j) s" }1 d' `
) d2 u6 o, @5 L2 k/ f1 R0 w8 o% t研发过程修改很正常的事情，要是这种修改都要让人大动干戈，那还不郁闷死，哪有一次就把原理图，布局这些都弄好不变懂的，一时感觉这软件太烂了吧，
4 \( k" _% x& {3 x8 r" a% u9 w4 y
8 F- c3 n5 O, D* h/ Sjimmy:软件是死的,人是活的.
, u( b; t" k1 w2 Q. A
( t! o C/ q. v* o还有同一net的连线就不能一条线拉过去吗，非要连一个再连一个，真是一点也不智能。* Z* j+ X* e% o$ O8 Y6 ]
0 [ F+ L. F' S; P0 P2 \. X: u/ U& z# x. x0 _( J
jimmy:软件是死的人是活的. router行不通的,就用layout进行.两者结合着用才能发挥pads的优势
% u( f' ]( ?0 o8 O6 F: v' l: H* c' b$ f. [$ S1 p
希望赶紧改进。不知其它人有没有这样经历？
- E+ P( V$ Z) |, v: G5 O C# _! B! p* K$ D! i. [, U$ Q
" \$ {5 K f+ F7 }9 V, g: p
jimmy:有mentor ee在,pads就注定只能当配角.4 o- E2 Q3 ?/ `) H0 K$ V4 C5 X, x
: ^5 P, T+ d: ]9 Q1 p' B
|
|
/1 
发表于 2010-9-10 13:15
楼主