下拉电阻对输出口的电位有何影响

BillScot2

图中AB两点的电位如何分析。

7 B5 f( ~' _! `  ~* ?
其实本来电路中没有R2的下拉电阻，只是因为板子做出来后，mcu没有写入程序R1高阻态。上电以后，74hc595的输出状态变成随机，因为后面连着达林顿管驱动电机。所以上电以后有有一半概率电机会被驱动。所以想要通过下拉来稳定刚上电的状态。保证在处理器初始化前，没有输出驱动电机。

注：74HC595的12脚遇到一个上升沿就会移位寄存，下降沿会锁存输出。
1，经过图中单独电阻下拉，输出概率无变化。概率50%
9 B7 k8 v3 l1 [2，电阻换成电容下拉，输出无变化，概率50%
3，当再电阻并联电容下拉到地，两块板各50次通电测试仅有1和3次输出，有明显改善。

对11,14脚都单独测试3号方案，输出50%概率，无效果。

2 x" G2 k$ T& o3 C但是我想弄清楚下拉电阻对输出口的电位有何影响。
+ K8 H, q6 m! j; A/ C

crime

这个得看B点后面的电路 现在最多就按电流关系列个关系式

wuhoou

A点的电压是2.5V，因为5V被1K，1K（怎么连位置号都没有？）分压。B 的电压值就不确定了，要看它后边的电路。

BillScot2

crime 发表于 2020-7-14 14:39
这个得看B点后面的电路 现在最多就按电流关系列个关系式

其实原本图中5v位置是接STM32的输出io口，右边B位置是一块串入并出驱动芯片的使能脚。我是想当处理器输出高电平时，B脚收到的是高电平还是低电平。
: F" a8 W% g% @% o

BillScot2

wuhoou 发表于 2020-7-14 15:04
3 n- y# L& X% o7 t3 E! Z: WA点的电压是2.5V，因为5V被1K，1K（怎么连位置号都没有？）分压。B 的电压值就不确定了，要看它后边的电路 ...

' g4 n" A9 C' h2 V图是临时随便画的，其实我想问的的是当5v位置设置为输入，B点设置为输出。当输入为高电平时，输出会是什么电平。
7 P* z/ d) j3 q