PCB设计中常见的问题（四）

House

PCB设计中常见的问题（四）

  _. f* Q8 B& x: h3 D, C/ e
5 k& _& d  k7 J' k
5 J5 f; _* K5 H8 ~4 [70、PCB设计中，如何避免串扰？
变化的信号（例如阶跃信号）沿传输线由A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此串扰仅发生在信号跳变的过程当中，并且信号沿的变化（转换率）越快，产生的串扰也就越大。空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰SL，这两个信号极性相反。耦合电感电容产生的前向串扰和反向串扰同时存在，并且大小几乎相等，这样，在受害网络上的前向串扰信号由于极性相反，相互抵消，反向串扰极性相同，叠加增强。
1 f; k, ?/ e& t# H

串扰分析的模式通常包括默认模式，三态模式和最坏情况模式分析。默认模式类似我们实际对串扰测试的方式，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。这种方式对于单向信号的串扰分析比较有效。三态模式是指侵害网络驱动器由翻转信号驱动，受害的网络的三态终端置为高阻状态，来检测串扰大小。这种方式对双向或复杂拓朴网络比较有效。最坏情况分析是指将受害网络的驱动器保持初始状态，仿真器计算所有默认侵害网络对每一个受害网络的串扰的总和。这种方式一般只对个别关键网络进行分析，因为要计算的组合太多，仿真速度比较慢。
) V* G' \, h6 i6 F  @5 ~: ?71、导带，即微带线的地平面的铺铜面积有规定吗？
对于微波电路设计，地平面的面积对传输线的参数有影响。具体算法比较复杂（请参阅安杰伦的EESOFT有关资料）。而一般PCB数字电路的传输线仿真计算而言，地平面面积对传输线参数没有影响，或者说忽略影响。
$ ~% N) q  ^: \7 t3 T+ Y$ K5 R72、在EMC测试中发现时钟信号的谐波超标十分严重，只是在电源引脚上连接去耦电容。在PCB设计中需要注意哪些方面以抑止电磁辐射呢？
! r# A2 e1 p9 G" x" n3 mEMC的三要素为辐射源，传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波，首先看看它传播的途径。电源去耦是解决传导方式传播，此外，必要的匹配和屏蔽也是需要的。
73、采用4层板设计的产品中，为什么有些是双面铺地的，有些不是？
4 j  u+ q' }  ^5 z# R$ ]: e8 u* T, D铺地的作用有几个方面的考虑：1，屏蔽；2，散热；3，加固；4，PCB工艺加工需要。所以不管几层板铺地，首先要看它的主要原因。
这里我们主要讨论高速问题，所以主要说屏蔽作用。表面铺地对EMC有好处，但是铺铜要尽量完整，避免出现孤岛。一般如果表层器件布线较多，
+ S$ m8 I) i9 S  Q' I* G0 ?1 ~  v0 n3 n很难保证铜箔完整，还会带来内层信号跨分割问题。所以建议表层器件或走线多的板子，不铺铜。
: p5 A" Z2 G/ {  b74、对于一组总线（地址，数据，命令）驱动多个（多达4，5个）设备（FLASH,SDRAM,其他外设...）的情况，在PCB布线时，采用那种方式？
3 p6 |! V* p3 E% Q3 q  ~布线拓扑对信号完整性的影响，主要反映在各个节点上信号到达时刻不一致，反射信号同样到达某节点的时刻不一致，所以造成信号质量恶化。一般来讲，星型拓扑结构，可以通过控制同样长的几个stub，使信号传输和反射时延一致，达到比较好的信号质量。
在使用拓扑之间，要考虑到信号拓扑节点情况、实际工作原理和布线难度。不同的buffer，对于信号的反射影响也不一致，所以星型拓扑并不能很好解决上述数据地址总线连接到flash和sdram的时延，进而无法确保信号的质量；另一方面，高速的信号一般在DSP和sdram之间通信，flash加载时的速率并不高，所以在高速仿真时只要确保实际高速信号有效工作的节点处的波形，而无需关注flash处波形；星型拓扑比较菊花链等拓扑来讲，布线难度较大，尤其大量数据地址信号都采用星型拓扑时。
! O( P7 P* H7 d0 G7 S- _2 E使用Hyperlynx仿真数据信号在DDR——DSP——FLASH拓扑连接，和DDR——FLASH——DSP连接时在150MHz时的仿真波形。
3 A$ `6 Y* |8 `) E第二种情形，DSP处信号质量更好，而FLASH处波形较差，而实际工作信号时DSP和DDR处的波形。



75、频率30M以上的PCB，布线时使用自动布线还是手动布线；布线的软件功能都一样吗？
% q2 w# H0 y$ G8 u/ f是否高速信号是依据信号上升沿而不是绝对频率或速度。自动或手动布线要看软件布线功能的支持，有些布线手工可能会优于自动布线，但有些布线，例如查分布线，总线时延补偿布线，自动布线的效果和效率会远高于手工布线。一般 PCB基材主要由树脂和玻璃丝布混合构成，由于比例不同，介电常数和厚度都不同。一般树脂含量高的，介电常数越小，可以更薄。具体参数，可以向PCB生产厂家咨询。另外，随着新工艺出现，还有一些特殊材质的PCB板提供给诸如超厚背板或低损耗射频板需要。  
76、在PCB设计中，通常将地线又分为保护地和信号地；电源地又分为数字地和模拟地，为什么要对地线进行划分？
划分地的目的主要是出于EMC的考虑，担心数字部分电源和地上的噪声会对其他信号，特别是模拟信号通过传导途径有干扰。至于信号的和保护地的划分，是因为EMC中ESD静放电的考虑，类似于我们生活中避雷针接地的作用。无论怎样分，最终的大地只有一个。只是噪声泻放途径不同而已。
" ]) e/ @3 y9 d+ q, T9 P6 n77、在布时钟时，有必要两边加地线屏蔽吗？
是否加屏蔽地线要根据板上的串扰/EMI情况来决定，而且如对屏蔽地线的处理不好，有可能反而会使情况更糟。
' u$ }$ E: I* Y  S# f+ O" i78、布不同频率的时钟线时有什么相应的对策？
2 \, N: [  T- f' Z8 ?5 F) m对时钟线的布线，最好是进行信号完整性分析，制定相应的布线规则，并根据这些规则来进行布线。
9 o" F: R8 w' t. m( ]79、PCB单层板手工布线时，是放在顶层还是底层？
如果是顶层放器件，底层布线。
  ~* i3 K" g8 R* |; A, r! U5 C80、PCB单层板手工布线时，跳线要如何表示？
1 ^, [+ f& P! [& A# y; h8 d跳线是PCB设计中特别的器件，只有两个焊盘，距离可以定长的，也可以是可变长度的。手工布线时可根据需要添加。板上会有直连线表示，料单中也会出现。
$ {; Z6 n! g$ r+ K: J6 x7 }81、假设一片4层板,中间两层是VCC和GND，走线从top到bottom，从BOTTOM SIDE流到TOP SIDE的回流路径是经这个信号的VIA还是POWER？
过孔上信号的回流路径现在还没有一个明确的说法，一般认为回流信号会从周围最近的接地或接电源的过孔处回流。一般EDA工具在仿真时都把过孔当作一个固定集总参数的RLC网络处理，事实上是取一个最坏情况的估计。
82、“进行信号完整性分析，制定相应的布线规则，并根据这些规则来进行布线”，此句如何理解？
前仿真分析，可以得到一系列实现信号完整性的布局、布线策略。通常这些策略会转化成一些物理规则，约束PCB的布局和布线。通常的规则有拓扑规则，长度规则，阻抗规则，并行间距和并行长度规则等等。PCB工具可以在这些约束下，完成布线。当然，完成的效果如何，还需要经过后仿真验证才知道。
83、怎样选择PCB的软件？
8 Q9 Z; y8 [* }/ d9 p选择PCB的软件，根据自己的需求。市面提供的高级软件很多，关键看看是否适合您设计能力，设计规模和设计约束的要求。刀快了好上手，太快会伤手。找个EDA厂商，请过去做个产品介绍，大家坐下来聊聊，不管买不买，都会有收获。
9 n, ], R/ f( `2 H/ Z# ]84、关于碎铜、浮铜的概念该怎么理解呢？
从PCB加工角度，一般将面积小于某个单位面积的铜箔叫碎铜，这些太小面积的铜箔会在加工时，由于蚀刻误差导致问题。从电气角度来讲，将没有合任何直流网络连结的铜箔叫浮铜，浮铜会由于周围信号影响，产生天线效应。浮铜可能会是碎铜，也可能是大面积的铜箔。
$ D  j# W6 F& [8 w# L85、近端串扰和远端串扰与信号的频率和信号的上升时间是否有关系？是否会随着它们变化而变化？如果有关系，能否有公式说明它们之间的关系？
2 I1 b8 W- L: \7 ]# n应该说侵害网络对受害网络造成的串扰与信号变化沿有关，变化越快，引起的串扰越大，（V=L*di/dt）。串扰对受害网络上数字信号的判决影响则与信号频率有关，频率越快，影响越大。
86、在protel中如何画绑定IC？
! }. i8 a8 G( i6 \5 B具体讲，在PCB中使用机械层画邦定图，IC衬底衬根据IC SPEC.决定接vccgndfloat，用机械层print bonding drawing即可。
87、用PROTEL绘制原理图，制板时产生的网络表始终有错，无法自动产生PCB板，原因是什么？
可以根据原理图对生成的网络表进行手工编辑, 检查通过后即可自动布线。用制板软件自动布局和布线的板面都不十分理想。网络表错误可能是没有指定原理图中元件封装；也可能是布电路板的库中没有包含指定原理图中全部元件封装。如果是单面板就不要用自动布线，双面板就可以用自动布线。也可以对电源和重要的信号线手动，其他的自动。
+ z6 x0 g1 j( L3 V88、PCB与PCB的连接，通常靠接插镀金或银的“手指”实现，如果“手指”与插座间接触不良怎么办？
0 p7 y0 E6 L1 y; Z- a" w如果是清洁问题，可用专用的电器触点清洁剂清洗，或用写字用的橡皮擦清洁PCB。还要考虑1、金手指是否太薄，焊盘是否和插座不吻合；2、插座是否进了松香水或杂质；3、插座的质量是否可靠。
89、如何用powerPCB设定4层板的层？
  V# {0 f* N" x) A' v可以将层定义设为
1:no plane+ component(top route)
6 T, {- i# y& E2 k% x; W# I2:cam plane或split/mixed (GND)
% Y+ e1 g4 h5 O+ i' q9 {: T3:cam plane或split/mixed (power)
4:no plane+component(如果单面放元件可以定义为no plane+route)
注意:
cam plane生成电源和地层是负片,并且不能在该层走线,而split/mixed生成的是正片,而且该层可以作为电源或地,也可以在该层走线(部推荐在电源层和地层走线,因为这样会破坏该层的完整性, 可能造成EMI的问题) 。将电源网络(如3.3V,5V等)在2层的assign中由左边列表添加到右边列表,这样就完成了层定义
6 Q, _; {$ `- M" c9 G0 u- ~90、PCB中各层的含义是什么？
! r3 l3 @5 M: d: E6 j+ [Mechanical 机械层：定义整个PCB板的外观，即整个PCB板的外形结构。
Keepoutlayer 禁止布线层：定义在布电气特性的铜一侧的边界。也就是说先定义了禁止布线层后，在以后的布过程中，所布的具有电气特性的线不可以超出禁止布线层的边界。
Topoverlay 顶层丝印层 & Bottomoverlay 底层丝印层：定义顶层和底的丝印字符，就是一般在PCB板上看到的元件编号和一些字符。
  ]7 j1 A1 Q9 f1 D! F5 DToppaste 顶层焊盘层 &  Bottompaste 底层焊盘层：指我们可以看到的露在外面的铜铂。
, |9 M: d: N" o) k  s, L2 lTopsolder 顶层阻焊层 &  Bottomsolder 底层阻焊层：与toppaste和bottompaste两层相反，是要盖绿油的层。
Drillguide 过孔引导层：
. e/ m' f0 d2 }+ p/ [9 {8 dDrilldrawing 过孔钻孔层：
1 e. |) ~- n0 |; }  zMultiplayer 多层：指PCB板的所有层。
7 X8 o7 N2 W7 N: u" I$ U& L91、在高速PCB中，VIA可以减少很大的回流路径，但有的又说情愿弯一下也不要打VIA，应该如何取舍？
分析RF电路的回流路径，与高速数字电路中信号回流还不太一样。首先，二者有共同点，都是分布参数电路，都是应用maxwell方程计算电路的特性。

. l8 U) A+ K8 P# k然而，射频电路是模拟电路，有电路中电压V＝V（t），电流I=I(t)两个变量都需要进行控制，而数字电路只关注信号电压的变化V＝V（t）。因此，在RF布线中，除了考虑信号回流外，还需要考虑布线对电流的影响。即打弯布线和过孔对信号电流有没有影响。
0 K, E9 E1 q/ F4 m" x
' z1 d- x2 I8 {8 Q' d此外，大多数RF板都是单面或双面PCB，并没有完整的平面层，回流路径分布在信号周围各个地和电源上，仿真时需要使用3D场提取工具分析，这时候打弯布线和过孔的回流需要具体分析；高速数字电路分析一般只处理有完整平面层的多层PCB，使用2D场提取分析，只考虑在相邻平面的信号回流，过孔只作为一个集总参数的R－L－C处理。
9 G, S' ?) y' N2 w2 G92、在设计PCB板时，有如下两个叠层方案：
叠层1
, j8 B% a7 x# M》信号
》地
》信号
》电源＋1.5V
5 I: [* q" `: i7 c. v》信号
) M; q" |) A8 r2 k! T" n》电源＋2.5V
》信号
》电源＋1.25V
7 i3 L1 |6 p1 y4 r: d* |' p》电源＋1.2V
7 K+ b; g1 i, ^4 r: t》信号
# k7 z) Q" h# p. r3 G' m7 P》电源＋3.3V
- Z7 I) N8 D/ x9 r0 d》信号
》电源＋1.8V
》信号
》地
; v8 Y8 t/ }; C0 d》信号
; V+ [4 q/ |7 s
叠层2
* X* a5 Z+ @2 g. `6 y- |; p# W8 e, \》信号
+ {/ i0 A  p: D* i7 `3 |》地
4 O& \* _2 v4 C! V8 ]》信号
》电源＋1.5V
》信号
7 u& Q3 b# s" @7 P》地
. o- [) O  D. O8 H》信号
》电源＋1.25V +1.8V
》电源＋2.5V +1.2V
3 ?4 Z; ]& K, e2 g( q》信号
! r9 H' `. }, b" `2 `》地
" Z, c8 ^5 a% t$ k2 l( @7 }% g  c》信号
4 F. ]5 E) i2 r/ Q5 J! c》电源＋3.3V
》信号
! j; V/ ^& N5 S. q( h* l( g, e》地
》信号
9 ~/ T: [8 O) A. C哪一种叠层顺序比较优选？对于叠层2，中间的两个分割电源层是否会对相邻的信号层产生影响？这两个信号层已经有地平面给信号作为回流路径。
7 K/ d! n& j' k应该说两种层叠各有好处。第一种保证了平面层的完整，第二种增加了地层数目，有效降低了电源平面的阻抗，对抑制系统EMI有好处。
& O; P: j8 V' L( h
5 |5 M8 I+ E2 D. Y6 ^理论上讲，电源平面和地平面对于交流信号是等效的。但实际上，地平面具有比电源平面更好的交流阻抗，信号优选地平面作为回流平面。但是由于层叠厚度因素的影响，例如信号和电源层间介质厚度小于与地之间的介质厚度，第二种层叠中跨分割的信号同样在电源分隔处存在信号回流不完整的问题。
+ p( u1 q1 V' C. c3 O  x93、当信号跨电源分割时，是否表示对该信号而言，该电源平面的交流阻抗大？此时，如果该信号层还有地平面与其相邻，即使信号和电源层间介质厚度小于与地之间的介质厚度，信号是否也会选择地平面作为回流路径？
没错，这种说法是对的，根据阻抗计算公式，Z=squa（L/C）, 在分隔处，C变小，Z增大。当然此处，信号还与地层相邻，C比较大，Z较小，信号优先从完整的地平面上回流。但是，不可避免会在分隔处产生阻抗不连续。
94、在使用protel 99se软件设计，处理器的是89C51,晶振12MHZ 系统中还有一个40KHZ的超声波信号和800hz的音频信号，此时如何设计PCB才能提供高抗干扰能力?
对于89C51等单片机而言,多大的信号的时候能够影响89C51的正常工作?除了拉大两者之间的距离之外,还有没有其他的技巧来提高系统抗干扰的能力?
6 f% B, S" d  A1 Y  C2 y- ~PCB设计提供高抗干扰能力，当然需要尽量降低干扰源信号的信号变化沿速率，具体多高频率的信号，要看干扰信号是那种电平，PCB布线多长。除了拉开间距外，通过匹配或拓扑解决干扰信号的反射，过冲等问题，也可以有效降低信号干扰。
95、请问焊盘对高速信号有什么影响?
; |. Y& U/ `' N9 a一个很好的问题。焊盘对高速信号有的影响，它的影响类似器件的封装对器件的影响上。详细的分析，信号从IC内出来以后，经过绑定线，管脚，封装外壳，焊盘，焊锡到达传输线，这个过程中的所有关节都会影响信号的质量。但是实际分析时，很难给出焊盘、焊锡加上管脚的具体参数。所以一般就用IBIS模型中的封装的参数将他们都概括了，当然这样的分析在较低的频率上分析是可以接收的，对于更高频率信号更高精度仿真，就不够精确了。现在的一个趋势是用IBIS的V－I、V－T曲线描述buffer特性，用SPICE模型描述封装参数。当然，在IC设计当中，也有信号完整性问题，在封装选择和管脚分配上也考虑了这些因素对信号质量的影响。
96、自动浮铜后，浮铜会根据板子上面器件的位置和走线布局来填充空白处，但这样就会形成很多的小于等于90度的尖角和毛刺（比如一个多脚芯片各个管脚之间会有很多相对的尖角浮铜），在高压测试时候会放电，无法通过高压测试，不知除了自动浮铜后通过人工一点一点修正去除这些尖角和毛刺外有没有其他的好办法。

自动浮铜中出现的尖角浮铜问题，的确是各很麻烦的问题，除了有你提到的放电问题外，在加工中也会由于酸滴积聚问题，造成加工的问题。从2000年起，mentor在WG和EN当中，都支持动态铜箔边缘修复功能，还支持动态覆铜，可以自动解决以上问题。
$ [2 x2 `: P; Q! J97、请问在PCB 布线中电源的分布和布线是否也需要象接地一样注意。若不注意会带来什么样的问题？会增加干扰么？
电源若作为平面层处理，其方式应该类似于地层的处理，当然，为了降低电源的共模辐射，建议内缩20倍的电源层距地层的高度。如果布线，建议走树状结构，注意避免电源环路问题。电源闭环会引起较大的共模辐射。
$ B: R# k* J6 G! X: t5 N98、地址线是否应该采用星形布线？若采用星形布线，则Vtt的终端电阻可不可以放在星形的连接点处或者放在星形的一个分支的末端？
地址线是否要采用星型布线，取决于终端之间的时延要求是否满足系统的建立、保持时间，另外还要考虑到布线的难度。星型拓扑的原因是确保每个分支的时延和反射一致，所以星型连接中使用终端并联匹配，一般会在所有终端都添加匹配，只在一个分支添加匹配，不可能满足这样的要求。

Heaven_1

串扰再PCB设计中很重要。