用quartus综合两个模块总出问题

maochencw · 发表于 2010-7-23 15:36

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在用quartus编译时，总出现top partition does not contain any logic的错误
工程中有两个文件
第一个文件muxtwo.v

module muxtwo(out, a, b, sl);
input a, b, sl;
output out;
reg out;
  always @ (sl or a or b)
if(!sl) out = a;
else out = b;
endmodule

第二个文件test.v
//`include "muxtwo.v"
module test;
reg ain, bin, select;
reg clock;
wire outw;
initial
begin
  ain = 0;
  bin = 0;
  select = 0;
  clock = 0;
end

always #50 clock = ~clock;

always @ (posedge clock)
  begin
//ain = {$random}%2;
  //#3 bin = {$random}%2;
  ain = 1;
  #3 bin = 0;
  end
  always #10000 select = ! select;
  muxtwo m(.out(outw), .a(ain), .b(bin), .sl(select));
endmodule

各位看一下，问题出在哪里，我现在纠结在这个问题上一天了

maochencw · 发表于 2010-7-30 09:38

问题已经解决，这是由于test.v的模块中没有输入和输出造成的

帐号		自动登录	找回密码
密码			注册

用quartus综合两个模块总出问题

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1