找回密码
 注册
关于网站域名变更的通知
查看: 417|回复: 1
打印 上一主题 下一主题

FPGA未使用引脚的配置

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-5-19 10:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA未使用引脚的配置  o1 R* u+ F2 W) @8 I8 \  R" o
在使用FPGA过程中,未使用引脚的配置是很重要的。一般未用管脚设置成三态输入或弱上拉输入。以Altera FPGA为例,一般是将没使用的管脚设置为三态输入比较安全。利用Quartus II 将未使用管脚设置为三态输入 ( K4 |: y  q& x, W" h# ?# o
选择Assignments→Settings→Devices and Pin Options,打开一个选项卡,选项卡中选择Unused Pins就可以对未定义的管脚配置了As input tri-stated。4 y5 U, h0 U# Q: q/ `$ I; x1 |

" f# r% _& _8 @. N: N

, @" p  n1 c) [7 f2 A& t: V( ]+ M

该用户从未签到

2#
发表于 2020-5-19 11:03 | 只看该作者
以Altera FPGA为例,一般是将没使用的管脚设置为三态输入比较安全。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-27 14:24 , Processed in 0.093750 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表