eFPGA概述

hanrry

eFPGA概述
. r0 @* l( M+ K8 ^( k        嵌入式FPGA，即eFPGA，使您的SoC能够在算法、协议或市场需求不断变化的关键领域拥有灵活性。FPGA还可以比处理器更快地加速许多工作负载。微软Azure每2个Xeons就使用一个FPGA加速器。
Flex Logix提供的eFPGA内核，其密度和性能类似于同一工艺节点中的领先FPGA。我们的EFLX eFPGA在40纳米、28/22纳米、16纳米和12纳米的芯片中得到了验证。6/7nm EFLX eFPGA是计划中的6/7nm EFLX eFPGA。
+ \% r2 y5 d: ?6 D( }我们的eFPGA基于一个叫EFLX 4K的 "片区"，它有两个版本：全逻辑或大部分逻辑加上一些MAC（乘积器）。可编程的逻辑被称为LUTs（查找表），可以实现任何布尔函数。EFLX 4K Logix有4000个LUT4等效，EFLX 4K DSP有3000个LUT4和40个乘法器/累加器（MAC）：MAC有一个22位前加法器、一个22×22的倍数器和一个48位后加法器/累加器。 MAC可以组合或级联，形成快速DSP功能。对于40nm-180nm，我们提供了EFLX 1K片区）。
       FPGA的神奇之处在于互连网络，它允许任何逻辑块与任何其他逻辑块连接--这也是可编程的。 传统的FPGA使用2D网格架构，需要10层以上的金属层，占用的面积远远超过逻辑块本身。 通常情况下，在传统的FPGA中，互连占了 "结构"（由可编程逻辑和可编程互连组成的FPGA的可编程部分）约80%的面积。

1 a# t' E( C7 \) U- @: X$ q, [Flex Logix使用了一种新的专利互连器XFLX™（2014年ISSCC杰出论文奖的主题），它的面积约为传统互连器的一半，只使用了5-7个金属路由层，但利用率非常高。 由于我们使用的金属层少，所以我们的IP几乎可以兼容所有的金属堆栈。
# u. o' D+ v. z- I      乍看之下，XFLX看起来像一个以前尝试过的分层网络，但它加入了许多改进，以提高空间位置性，从而在保持性能的同时，削减面积，减少金属层数。 本文在ISSCC上发表的论文版权归作者所有，因此更多详情请参考2014年ISSCC论文集。 XFLX互连器的发展和改进已被其他几项美国专利所涵盖。

) q6 L6 F& A0 W. }: O' u# o
       EFLX 4K片区也有一个名为ArrayLinx™的互连器，它通过网格互连器将片连接成阵列。ArrayLinx允许在片区之间进行互连。每个片区中的XFLX互连器可以连接到ArrayLinx。这两种类型的内核可以在阵列中混合使用，最高可达到500K的LUT4s，路标为>1M的LUT4s。
, ?; \$ x& `; Y/ j9 l更多关于DSP MAC的结构和流水线的信息请看这里。
在FPGA芯片中，RAM被分散在整个阵列中。EFLX也可以做到这一点：使用RAMLinx™互连，任何类型和大小的RAM都可以在EFLX阵列的行或列之间集成。右图是我们的台积电28HPC+验证芯片的一个例子。
8 @) ]1 F, @4 d+ mEFLX eFPGA现已提供12、16、22、28和40纳米的产品。
在每一个工艺节点上都有一个验证芯片，通过对工艺、温度和电压进行全面的验证，来证明我们的IP。
EFLX 4K eFPGA的逻辑和DSP版本的EFLX 4K eFPGA可用于以下工艺节点。
4 @0 E! g- l, }6 x% L1 p台积电12FFC+/FFC/16FFC+/FFC/16FFC+：经过芯片验证，可提供评估板。
2 u/ W* ^0 S. O. i4 b台积电22ULP/28HPC/HPC+：已通过硅验证，可提供评估板。
& ~. L# Z5 C/ Z  u; k: }# j" }, o台积电N6/N7：在设计中，2020年上市。
- s" A4 L2 \: q( D7 Z. zGlobalFoundries 12LP/LP+：已通过硅验证，评估板可用。
Sandia 180：这是Sandia国家实验室自己的180nm晶圆厂的专有端口。
+ S; p! G  D3 v) M  `2 p  i) B更小的EFLX eFPGA也有提供。
台积电40LP/ULP：EFLX 100，经过硅验证。新的设计应该使用EFLX 1K，目前正在设计中，针对功率敏感型应用进行了优化。请参阅页面底部的目标规格；性能/功率规格可在NDA下提供。
我们是台积电首个eFPGA IP联盟合作伙伴。
EFLX eFPGA可以在任何CMOS工艺节点上按需实现
' n. K/ e4 {2 @2 v

Racheler

ArrayLinx允许在片区之间进行互连