芯片大战中，中国也有硬气的地方！（二、芯片封装）

CE_Manager

1

( L* F) O9 Q: r" A7 G

4 B- Z' r, ]  f& `: Y) P

% n7 X" ]) R8 l% H: M% J首先，我们先来了解什么是封装测试。
" ]5 g8 s& [! g5 R: J封装测试其实有两个含义，一个是封装，另外一个是测试。
封装的核心功能有两个，第一个是保护芯片，可以理解为用个外壳把芯片保护起来。第二个是把电信号互连与引出。
在封装过程中，做保护壳容易，而关键技术是将芯片I/O接口电极连接到整个系统PCB板上，其中关键是键合。
9 N4 C7 A! p4 u# m; h* G: A, e2 t$ t键合是用导线将芯片上的焊点与封装外壳的焊点连起来，然后再把外壳上的焊点与PCB内导线相连，从而与其他零件连接。
另外是测试，其实测试贯穿芯片生产的整个过程。但是我们讲的封装测试，一般指的是中后段的测试。
测试简单来说就是检测哪些芯片是合格的，哪些芯片不合格。
$ G7 @: R/ K' \; k; s* i例如检测时，用测试设备对芯片输入一个信号，然后看输出的信号是否正常，正常就合格，不正常就不合格。
在测试过程中，探针台用来实现芯片的电参数测试，分选机将完成测试的芯片分类，选出优良中差。
对于封装测试来说，关键在封装。
- R3 X' s, e1 i6 J! n" Y2 m

芯片封装大致分四个阶段：

1、传统封装，主要是直插型封装，例如你看到的一块芯片，有很多引脚。

2、传统封装的进化，主要有QFP、SOP、PGA等。

3、先进封装，典型的是晶圆级封装、倒装封装、系统级封装、3D封装和硅通孔等。

传统封装的主要功能是保护芯片，另外尽可能让芯片体积更小。

而先进封装除了要保护芯片，还要改善芯片功耗、散热和数据传输速度等方面的问题。

; t8 E" X% e4 M/ C! U* |
1 [( h# O6 X+ X- a& x

接下来我们就带大家看看其中几种关键的先进封装方式。

" t) f" `' n0 f6 l. q4 p9 G先进封装有两个大的发展方向，第一个是在特定面积下希望能够做更多的引脚，第二个是系统级封装（SiP），就是把很多模块做在一起。
' X& q6 o- Y0 G1 _, n6 Z! \! k: [想象一下，在一块被围墙围住的地里多建几栋楼，这就类似SiP,把几块芯片封装在一个系统里。
1 H( Y1 ?. A. N4 U4 O, r/ h
在传统芯片上，我们可能会看到相关芯片产品有很多脚，这些脚就是负责信号输入输出的接口，又叫I/O接口。
" t! X; }4 c' P  r. Y1 Z4 c人们一直在思考怎样将接口的数量提高，毕竟芯片集成的规模越来越大，需要的接口也越来越多，于是倒装封装方式就出来了。
( `! F$ U1 o$ G' G9 R' [: L- ]
倒装芯片是先在芯片上制作金属凸点，然后将芯片面朝下，利用焊料直接与基板互连。
这种封装模式，可以明显看到输入输出的接口更多，I/O密度更高。
对于倒装芯片，封装尺寸越大，技术难度越高，目前最大可以做到75*75 mm量级。
3 Q" M( S. s* k  h4 `: ~当然，芯片尺寸越大，价格也越贵。例如30mm以下的芯片，价格大概在1000元，70mm以上的价格就超2万。
另外一种先进封装方式是晶圆级封装（WLP）。
; z) z8 t6 G) s$ k/ B晶圆级封装是先对晶圆上的芯片进行封装测试，然后切割成单颗产品，接着可以直接贴装到基板上。
晶圆级封装方式很多用在功率放大器、无线连接器件和射频收发器上。
尤其是伴随5G商用的加速，市场对射频的需求快速增加，有望带动晶圆级封装产业的快速增长。
6 R* n+ K4 r# s- m: D对于晶圆级封装，主要有两个技术特点，那就是扇入型(Fan-in) 和扇出型(Fan-out)。
4 x. q7 t! `$ O3 p- j) y这扇入和扇出到底是怎么回事？

6 D! v1 z' ]" e4 ]; H! a7 n1 K6 G+ U看上图，晶圆级封装下面都有很多凸点，这是与外界连接的接口，凸点的尺寸和间距越小，技术越难。
) ~1 _, [: N) F0 [( v# G扇出型的凸点已经延伸到芯片的外面来了，而扇入型芯片的凸点是在芯片的里面。
7 q' j1 P( }* t& C/ c3 t2 P从结构上来讲，扇出可以大幅增加I/O端口数量。
4 s8 P4 l3 C$ ?2 x9 q: _2 y所以，产品尺寸和芯片尺寸一样大的称为扇入型（WLCSP），产品尺寸比芯片尺寸大的称为扇出型（FOWLP）。
2004年，英飞凌提出扇出型封装，之后该技术得到快速发展，目前广泛运用于苹果芯片。
现在扇出型封装是增速最快的市场，年均增长率高达25％。
封装的一大方向是减小系统空间，而系统级封装(SiP)就能做到这一点，这是怎么回事？
, r" w6 i6 L- E- a" }* U  Q系统级封装就是将多个芯片封装在一起，形成一个系统，这样就大大减少了封装体积。

其实严格意义上来讲，SiP不算封装，就一组装的活。
另外，为了减小芯片尺寸，还可以在集成电路之上再加集成电路。
就像建房子，建了一楼还可以建二楼，这就是3D堆叠封装，这种封装技术又叫做硅通孔技术（TSV）。
为什么叫通孔？
因为楼上楼下总得打个孔连接起来吧！
2 x. C; A1 _  }8 ?, T; Y
现在3D堆叠封装在CPU和GPU上有广泛运用。
3 S9 ^+ ~! x! m7 ]- O而国际顶尖的封装测试公司基本上都有用到倒装、晶圆级封装、系统级封装和硅通孔技术。
2 J2 T3 _4 R- \- D" ?0 `! g! t' |1 P放心，相关技术我国企业都是走在国际前沿。
8 i+ e0 S* n0 P: B8 `$ {
4 |7 `  \; N" c$ q9 x


3 f, }, a0 b$ O  `' z. X


) O9 Z! L8 }5 w
$ B' _% ^' _: T% J2 ?7 T
2 h& j7 z+ s( R  M8 t
* A  ?0 P8 ]( O# ^1 l

5 b% z5 B! e9 m% N) n

swww2212

键合是用导线将芯片上的焊点与封装外壳的焊点连起来，然后再把外壳上的焊点与PCB内导线相连，从而与其他零件连接。