去耦电容怎么用？

ByElmer1

去耦电容的有效使用方法之一是用多个（而非1个）电容进行去耦。使用多个电容时，使用相同容值的电容时和交织使用不同容值的电容时，效果是不同的。
$ ~8 V9 g0 ]! ~; R- {: W去耦电容的有效使用方法
去耦电容有效使用方法的要点大致可以分为两种。
; _& j1 F2 s; l7 p  F8 L' o& |本文就以下三点中的“要点1”进行介绍，请大家继续期待今后的文章。
● 要点1：使用多个去耦电容
● 要点2：降低电容的ESL（等效串联电感）
: |/ s* l8 k7 Y2 @8 N( Q3 w8 N● 其他注意事项
; O5 g  ?) y1 m  p1 ?( Z要点1：使用多个去耦电容
去耦电容的有效使用方法之一是用多个（而非1个）电容进行去耦。使用多个电容时，使用相同容值的电容时和交织使用不同容值的电容时，效果是不同的。
使用多个容值相同的电容时
下图是使用1个22μF的电容时（蓝色）、增加1个变为2个时（红色）、再增加1个变为3个（紫色）时的频率特性。
+ L  T% A" g. a* ^) h3 _如图所示，当增加容值相同的电容后，阻抗在整个频率范围均向低的方向转变，也就是说阻抗越来越低。
. g, D& f. [7 p# l+ @这一点可通过思考并联连接容值相同的电容时，到谐振点的容性特性、取决于ESR（等效串联电阻）的谐振点阻抗、谐振点以后的ESL（等效串联电感）影响的感性特性来理解。
, }( f8 f3 e9 O
并联的电容容值是相加的，所以3个电容为66μF，容性区域的阻抗下降。
' `0 ^" P+ d+ v谐振点的阻抗是3个电容的ESR并联，因此为，假设这些电容的ESR全部相同，则ESR减少至1/3，阻抗也下降。
1 w3 [" v# |7 A$ o+ y谐振点以后的感性区域的ESL也是并联，因此为，假设3个电容的ESL全部相同，则ESL减少至1/3，阻抗也下降。
由此可知，通过使用多个相同容值的电容，可在整个频率范围降低阻抗，因此可进一步降低噪声。
使用多个容值不同的电容时
' e3 x# s5 d! e% ~+ k1 W! y/ z( I这些曲线是在22μF的电容基础上并联增加0.1μF、以及0.01μF的电容后的频率特性。
通过增加容值更小的电容，可降低高频段的阻抗。相对于一个22μF电容的频率特性来说，0.1μF和0.01μF的特性是合成后的特性（红色虚线）。
3 q5 \2 D) I6 v: r% J1 U这里必须注意的是，有些频率点产生反谐振，阻抗反而增高，EMI恶化。反谐振发生于容性特性和感性特性的交叉点。
1 j4 H; n8 c6 {$ L* [; s
所增加电容的电容量，一般需要根据目标降噪频率进行选型。
, [9 P' l+ C' z. k) m) c另外，在这里给出的频率特性波形图是理想的波形图，并未考虑PCB板的布局布线等引起的寄生分量。在实际的噪声对策中，需要考虑寄生分量的影响。下一篇文章将介绍第2个要点。
关键要点:
去耦电容的有效使用方法有两个要点：
①使用多个电容
②降低电容的ESL。
, F4 ]. T5 K/ |: O6 G: c使用多个电容时，容值相同时和不同时的效果不同。

Monika

并联的电容容值是相加的