找回密码
 注册
关于网站域名变更的通知
查看: 909|回复: 2
打印 上一主题 下一主题

pads 9.0差分

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-5-10 10:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
从cpu出来的ddr 时钟差分线,要到两片ddr上去,走一片就容易走,但是另外一片时钟找不到方法走,连不上去。、
4 L. b1 L4 W; W  q! a
1 w$ m. a8 Z9 Y+ D/ y; h: E' Q" g哪位大侠有好方法指点一下?# X9 @/ C% V+ b4 I6 b: n+ h) Q7 j  |

! \' P4 v! {/ s& y0 \谢谢

该用户从未签到

2#
发表于 2010-5-10 11:13 | 只看该作者
有两片DDR时,CLK信号是一定有打孔才能走通的.

该用户从未签到

3#
 楼主| 发表于 2010-5-10 15:00 | 只看该作者
谢谢楼上的回答。3 `% T. r) Q7 b5 Y; Z) h0 O; w& e
确实要打过孔,我的问题是,我先走了一组,也留了过孔,现在想从过孔那里开始走另外一组(或者从还没有走的那一对pin开始走也一样)就没法走差分了。我在router中选中其中一个via(或者pin),发现线根本拉不动。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-2 11:13 , Processed in 0.093750 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表