并联一个1M的电阻到晶振旁的作用是什么？

sss71771

并联一个1M的电阻到晶振旁的作用
并联一个1M的电阻晶振旁起到什么作用？
9 V" d' @$ [4 r) j/ g! C( H我今天到一个客户那里跳板子，原先我们的参考电路图上面是有这个1M电阻的，客户处于某种原因的考虑，将这个1M电阻去掉了。
) K4 ?  d" O: X下完程序后，在有1M电阻的板子上面，马上就可以运行程序，而在没有1M电阻的板子上，要过很久程序才开始运行。
看来是这1M电阻影响了晶体振荡器的起振时间。
但这个1M的并联电阻到底起到什么作用呢？
有人说防止晶体停振，但到底是什么更有说服性的原因？
希望大家在这里讨论讨论。
! p, Q0 w( \8 t1 ?: V

232wwwws

这个电阻是为了使本来为逻辑反相器的器件工作在线性区, 以获得增益, 在饱和区是没有增益的, 而没有增益是无法振荡的. 如果用芯片中的反相器来作振荡, 必须外接这个电阻, 对于CMOS而言可以是1M以上, 对于TTL则比较复杂, 视不同类型(S,LS...)而定. 如果是芯片指定的晶振引脚, 如在某些微处理器中, 常常可以不加, 因为芯片内部已经制作了, 要仔细阅读DATA SHEET的有关说明.