|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
' i$ [% O9 }! R! H: m, ~, w `
摘妻:本文介绍了一种C8051F隶列单片机实现低功耗的系统设计方法,主要从以下三个方面进行了用述:降低展统时钟频率、降6 A, M3 W" w$ H$ t1 T* B
低电源电压和合理选择电源管理方式。该设计方法尤其在便携式和手持式系统中有着广阔的应用前景。
6 R; J) { k+ I9 z8 V关键词:单片机低功耗时钟频率晶体振荡器
# S O! r: f& \" Q4 F# G
4 }. b, }& r( V1 x& ~* P! w& e7 ~
很多应用系统对功耗有严格的要求，
4 n8 b4 N6 k$ j! H" Z! j8 ^# l尤其在便携式和手持式系统中。- -般来说
4 Z ]3 B1 b* g; M: t+ {CMOS数字逻辑器件的功耗受供电电压和1 E3 [# F5 u# e$ H9 o
系统时钟( SYSCL K )频率的影响。可以通4 i% r5 b. T5 L' W+ f* P
过调整这些参数来降低功耗，设计者也很 [9 I4 _" y' A) D
容易控制这些参数。下面我们讨论这些参8 g- H" V# w8 o. f$ k7 q8 P
数及他们对功率消耗的影响。- ~! P7 p+ b0 d7 R' w( n
' P7 t5 p& v+ z# A p2 h m1 降低系统时钟频率' Z1 Y% E& n: Z8 R
在CMOS数字逻辑器件中,功耗与系统' U% {8 \8 _ _1 W
时钟(SYSCLK)频率成正比:功耗=CV2f。4 ^/ T+ f! O- Y( ~
其中: C是CMOS的负载电容; V是电3 t! K: k* ^# ~: U( ]9 i0 B0 _( |
源电压; f是SYSCLK的频率。* g# ~- ^: w2 x, p% ~
C8051F的系统时钟可以来自内部振荡7 C) p9 g S# a% ]0 S0 |
器或外部时钟源。外部源可以是一个3 {+ V# z' X- _! L' c2 h8 s( j
CMOS时钟. RC电路、电容或晶体振荡器。
! P4 z( X d. s内部振荡器可提供4种时钟频率: 2MHz,
! f/ t$ ^8 f( N5 B. C4MHz, 8MHz, 16MHz。可以通过使用外部
6 _+ N( m- f! g& J9 `0 i5 J振荡器得到其他频率。为了节省功耗，设
# D1 S# r4 @* E计者必须知道给定应用所需要的最高
9 i& l5 ~4 v" zSYSCLK频率和精度。一个设计可能需要- t* J. K7 k% s+ O
一个在器件全部工作时间内保持不变的" B! b8 y/ u. I( ^1 U/ J" u, U$ B
SYSCLK频率。在这种情况下，设计者将7 h1 M; g5 v2 A
选择满足要求的最低频率，采用消耗最低
P9 g7 m- q+ x* U; B( `功率的振荡器配置。典型的应用包括串行
7 u% `% Z. H& F通信和必须用ADC完成的周期性采样。
R* k7 i# F5 n0 T; J
( |* I, B8 B' L- N4 q( |; h$ m) Y+ m9 i$ a0 j4 f+ ^% p
; I7 ?8 h( m$ v3 W6 n* K
; g8 r6 y: D) ~' i8 _2 ]6 t* f9 n |
|
/1 
发表于 2020-3-12 13:24
收藏
淘帖
支持！
反对！