|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
比如MTK6223的CPU,在CPU内部需要走3MIL的,所以把CPU的走线线宽和间距都设成了3MIL6 k4 f' D: E7 x+ C8 V. h4 N
但在实际走线时,却发现还是Default的4MIL规则,会是什么原因
6 D# z+ p, e& g. E( u7 s8 w! n( Z" p+ e: c V; |
还有,元件规则具体意思不是很清楚,是不是有三种理解,哪种对呢?
5 \. ]% |" h7 W N g1、该元件所有引脚的网络适用;) j, J( ]/ E4 a
2、该元件丝印范围内区域适用;: P+ P: [5 F& h* w* |" a6 S: g. g$ s
3、从该元件引脚向外拉线时适用。
% d6 s& h* ?7 C+ j! g% Y* W1 R3 K% r6 Y* X! ^
如果该规则没有失效,而且不是(2)的理解,是不是先拉3MIL的线,从CPU扇出以后要用无模命令把线宽改为4MIL% u* j, A: f, L; N+ n! c* P
这好像比较麻烦的,印象中protel好像有区域规则的 |
|