TA的每日心情 | 开心 2019-11-19 16:42 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
本帖最后由 jimmy 于 2010-1-7 16:59 编辑
' {, \' j6 U# E q1 G
% Y9 z7 d, L1 K0 H$ E看了,谢谢楼主,但是楼主只说明的定义.没有说明清楚具体的区别. 如果过孔不设置Stitching 属性,难到就不能在缝合区添加普通过孔.没有stitching 属性的via .就不能阻止电源向外辐射.9 c8 ~0 z% m& s8 M
第二点.选择net 之后要再右键ADD via ,过孔才会粘附在光标上..
$ c& h: K5 _, t3 d( _+ u1 A6 O另外过这种方式添加的GND via, 在跑Verify design 的connectivity 时经常会有错识提示.表示该VIA 没有连上GND. 这是为何?
T- ^7 ?) E b5 r7 K/ Y3 M) o9 Q: }! g3 ~) ^. ^2 M% W" [
8 f1 A: V- o) \' c* N
9 d! f$ _: W7 e( R! Z' ejimmy:! N) ~- ^0 K) u/ H$ w
- L" |/ d7 K$ L7 K
1,只是简单举个例子,只要是有stitching属性的过孔都属于此类。只是我经常用此方法来处理电源层,所以以此为例而已。5 R& Z$ q" O. F0 D; k
1 F% }& r5 a1 j
2,一直没遇到这种情况。可能跟良好的设计习惯有关系吧。 |
|