本站微信 收藏本站 设为首页
 找回密码
 注册
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 在candence pcb 中怎么样让两个元器件叠放在同一层，DRC ...
返回列表 发新帖
查看: 1932|回复: 2
打印 上一主题 下一主题

在candence pcb 中怎么样让两个元器件叠放在同一层，DRC检查不报错

[复制链接]
yimiqiba

该用户从未签到
跳转到指定楼层
1#
发表于 2009-11-27 14:47 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
在candence pcb 中怎么样让两个元器件叠放在同一层，DRC检查不报错

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
btgcht

该用户从未签到
2#
发表于 2009-11-28 12:41 | 只看该作者
把两个元器件的placebound设得尽量小，让二者不干涉。
4 ~* \/ o* g2 p, I+ J8 ]' k5 ?否则得话~~~就人为无视...

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

zly8629481

该用户从未签到
3#
发表于 2009-11-30 11:54 | 只看该作者
打开他们的placebound- |! y# w0 {1 z# L9 }
edit-->property，右边find里选上shape。0 s* N& G2 Z  ~3 I# t1 G( j8 w. l
给他们加上属性 PACKAGE_HEIGHT_MAX和 PACKAGE_HEIGHT_MIN
( M8 \! r5 U6 b2 b. H2 |4 O! z8 `填入的数值只要让他们两个的高度错开4 o3 u1 i4 f/ c
就不会爆DRC了

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-2 09:27 , Processed in 0.078125 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表