那个高手来解释下这个VHDL程序现象

主儿乞 · 发表于 2009-10-26 16:11

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由主儿乞于 2009-10-28 18:00 编辑

下面程序一是一个模可变计数器的程序，可以实现模可变计数功能，M取0时模23，M取1时模109。不过要实现切换后立即按新的规则进行计数（比如，在模109模式下计数到60，然后切换，要求下个时钟到来时候就要开始0-22计数了），于是，我改动了倒数第七行， IF CQ=AIM THEN CQ := (OTHERS=>'0'); 为 IF CQ>=AIM THEN CQ := (OTHERS=>'0'); 在Quartus II中仿真结果却出现了问题，结果变成了模20和模100的了，百思不得其解，敬请高手赐教，为什么会变成这个样子。
   另外附上程序二为可行的一个程序。
   拜谢！
程序一：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY KBJISHU IS
PORT (CLK,RST,EN,M: IN STD_LOGIC;
      CQ1,CQ2,CQ3 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)) ;
END ENTITY KBJISHU;
ARCHITECTURE ONE OF KBJISHU IS
SIGNAL AIM : STD_LOGIC_VECTOR(11 DOWNTO 0);
BEGIN
AIM<="000000100011" WHEN M='0' ELSE "000100001001";
  PROCESS(CLK,RST,EN,M,AIM)
VARIABLE CQ: STD_LOGIC_VECTOR(11 DOWNTO 0):= (OTHERS=>'0');
  BEGIN
IF RST='1' THEN CQ := (OTHERS =>'0');
      ELSIF  CLK'EVENT AND CLK='1' THEN
         IF EN='1' THEN
            IF CQ(3 DOWNTO 0) < 9  THEN CQ := CQ+1;
            ELSIF CQ(7 DOWNTO 4)=9 THEN CQ := CQ+103;  --后两位出现99，进行调整
            ELSE CQ := CQ+7; --个位出现9，进行调整
            END IF;
         END IF;
   END IF;
IF CQ=AIM  THEN CQ := (OTHERS=>'0'); --循环控制，在达到23或109时清零输出
END IF;
CQ1<=CQ(3 DOWNTO 0);
CQ2<=CQ(7 DOWNTO 4);
CQ3<=CQ(11 DOWNTO 8);
  END PROCESS;
END ONE;

程序二：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY KBJISHU IS

PORT (CLK,RST,EN,M: IN STD_LOGIC;

CQ1,CQ2,CQ3 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)) ;
END ENTITY KBJISHU;
ARCHITECTURE ONE OF KBJISHU IS

SIGNAL AIM : STD_LOGIC_VECTOR(11 DOWNTO 0);
BEGIN

AIM<="000000100010" WHEN M='0' ELSE "000100001000";

PROCESS(CLK,RST,EN,M)

VARIABLE CQ: STD_LOGIC_VECTOR(11 DOWNTO 0);

BEGIN

IF RST='1' THEN CQ := (OTHERS =>'0');

ELSIF
CLK'EVENT AND CLK='1' THEN

IF CQ < AIM THEN

--循环控制，在达到0-22或0-108范围内循环

IF EN='1' THEN

IF CQ(3 DOWNTO 0) < 9
THEN CQ := CQ+1;

ELSIF CQ(7 DOWNTO 4) = 9 THEN CQ := CQ+103;

                                                      --后两位出现99，进行调整

ELSE CQ := CQ+7;
--个位出现9，进行调整

END IF;

END IF;

ELSE CQ := (OTHERS=>'0');

END IF;

END IF;

CQ1<=CQ(3 DOWNTO 0);

CQ2<=CQ(7 DOWNTO 4);

CQ3<=CQ(11 DOWNTO 8);

END PROCESS;
END ONE;

cxdzy · 发表于 2009-10-27 22:59

我用active仿了一下，改动后可以实现（比如，在模109模式下计数到60，然后切换，要求下个时钟到来时候就要开始0-22计数了），不过需要在CQ定义时赋0值（VARIABLE CQ: STD_LOGIC_VECTOR(11 DOWNTO 0) := (OTHERS=>'0');）。

主儿乞 · 发表于 2009-10-28 18:03

首先感谢你的热心指点，不过我现在用的是Quartus II软件，而且关键是问为什么我的那个改法会出现模值改变了的问题。
如果有可能还望再次指教。

帐号		自动登录	找回密码
密码			注册

那个高手来解释下这个VHDL程序现象

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1