TA的每日心情 | 开心 2019-11-20 15:05 |
---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
9 ~3 m& P9 D, N" b( @ h$ q6 v0 ~
1 P! x2 \3 U; M) B
0 p }# l( P% Y
4 M' d. z7 g3 Q) L2 t' o8 |摘要: 提出了一种改进型的基于亚微米工艺中 ESD 保护电路, 它由互补式电容实现, 结构与工艺简单。电路采用 0.6μm1P2M CMOS 工艺进行了验证, 结果表明, ESD 失效电压特性有较明显改善, 可达 3000V 以上。
6 h+ U% P6 ?3 P& j5 O5 P2 G0 t0 }0 G- C
$ `, s/ \/ V- `0 P& W" t9 ~! D关键词: 静电放电; 保护电路; 互补式电容耦合电路
8 m# Y1 c, r% `) u. M( {2 q1 q9 E- {+ ~4 ^7 i
- d, n. S6 B, T1 引言
* H8 i7 t* p2 c# G8 V$ K3 ]. B
9 o. \' e! |7 h' D/ w l
8 a' Z7 j# o% j# HESD 保护电路逐渐成为集成电路可靠性中最关键的技术之一, 据统计 1 /3 以上集成电路产品失效是由 ESD 原因造成的[1~3]。设计公司对 ESD 保护电路的研究十分关注, 而对于一般的 Fabless 设计公司而言, 常采用多项目晶园( Multi Project Wafer,MPW) 投片方式, 实现 ESD 保护受到了工艺线的局限。因此, 一般的 Fabless 公司希望在工艺兼容的基: j( I% a, z: E/ F/ W4 s
础上, 提高芯片的 ESD 保护能力。
3 k7 ^* m2 t v5 E3 @
. x" }# x( ^ H, e2 M! S9 Z
. p/ M5 a4 j0 g3 n$ q3 G8 N文中研究了互补式电容耦合 ESD 保护电路, 此电路与亚微米 CMOS 工艺完全兼容, 使其抗 ESD 效果明显提高。
$ Y/ T7 P7 G; \1 n* d8 _8 {- v2 S& _ w) a% g; f0 b
# C* v2 ]# k: T# D# ^! Q% ~
2 ESD 保护电路元件及工作原理
`. g$ q4 ~/ {+ H& d" z6 x* ^" @5 ~, v
0 v+ |. G+ X h1 Z
ESD 保护电路( ESD Protection Circuits) 在集成电路中专门起静电放电保护之用, ESD 保护电路提供了 ESD 电流路径, 以免 ESD 放电时, 静电电流流入 IC 内部电路而造成损伤。因此, ESD 保护电路内所使用的元件必须要具有较低的击穿电压(Break-down Voltage) 或较快的导通速度。在 CMOS 集成电路中, 可用电阻、二极管、MOS管等构成 ESD 保护电路。利用二极管元件构成的 ESD 保护电路, 是当电路的管脚上存在 ESD 电压时, 使二极管正偏实现对。8 J1 G9 N+ X4 s$ v8 q
: U7 V9 {" K% Q- g: c |
|