EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
三星ddr3 k4n2g0846 k4b4g0446 datasheet分享 9 g; Y% f+ t- B) S: |/ L
4 a& S/ v! A$ s" P1 c. M2 s" Y4GB的DDR3 SDRAM Q-模被组织为128Mbit x4 I/Os x8 Bank或64 Mbit x8 I/Os x8 Bank设备。该同步装置实现了用于一般应用的高达1866Mb/sec/pin(DDR3-1866)的高速双数据速率传输速率。
$ T. s. W9 g9 N0 C0 g; \7 G7 t$ p# o- D, T) Z! M
# k, g( S1 D# U& _3 B z% s$ I该芯片的设计符合以下DDR 3 SDRAM的特点，如张贴CAS，可编程CWL，内部(自)校准，使用ODT引脚和异步复位的模具终止1 l5 B' V& b1 X) `
7 j* j; m c; D" u所有控制和地址输入都与一对外部提供的差分时钟同步。输入锁定在差动时钟的交叉点(CK上升和CK下降)。所有的I/O以同步方式与一对双向选通(DQS和DQS)同步。地址总线用于在RAS/CAS中传送行、列和组地址信息多路复用方式。DDR3设备采用1.5V±0.075V电源和1.5V±0.075V VDDQ进行操作。0 s6 J* ~' R4 C5 i/ F
/ H* b3 i5 `" k! P. i1 F; }. S4GB的DDR3Q模具设备可在78球FBGAs(x4/x8)中使用。+ {0 c( n4 C+ n( _1 d. f: X/ i8 x+ R
! H: Z U) e$ V+ `; o, N- w1. Ordering Information
* ]3 ]* j; D0 `4 O0 t7 O[ Table 1 ] Samsung 4Gb DDR3 Q-die ordering information table9 u1 d) L% J, Q# |* x: H; p
![]() % ~1 G* R {. y/ o4 c
2. Key Features
& s* v; p2 u1 e$ H[ Table 2 ] 4Gb DDR3 Q-die Speed bins" s, D* M$ x2 X) w. w' x& T
![]() 7 D+ b) R# z7 `' A/ O' x
: j8 G* N6 h, E! b9 S3 D9 Y三星ddr3 k4n2g0846 k4b4g0446数据手册4 Y4 g6 }% K2 ~
1 A- X: Z6 K E1 Z8 ]1 [, B8 p: r | 
[复制链接]
/1 
发表于 2019-11-13 21:24
收藏
淘帖
支持！
反对！