找回密码
 注册
关于网站域名变更的通知
查看: 1390|回复: 4
打印 上一主题 下一主题

PCB LAYOUT 技术大全

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-7-28 14:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
PCB LAYOUT技术大全1.原理图常见错误:
6 t( L! y* W: k$ x" v7 f(1)ERC报告管脚没有接入信号:$ h0 _8 _; M9 n7 ~  J
  a. 创建封装时给管脚定义了I/O属性;
( [( N" ]( h5 c, I8 ?- ^/ E  b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;5 q* j; u% U$ b' |
  c. 创建元件时pin方向反向,必须非pin name端连线。
/ k  e" ~5 O8 y+ ~! N, H* n) @(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。
+ ?% W0 g$ l2 p3 ~1 ~(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。
9 y1 X) @' l9 V# B(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.   2.PCB中常见错误:3 f; G2 j2 [8 e# m0 Y; ?7 Q2 {7 ^
(1)网络载入时报告NODE没有找到:$ ^' B* P  p1 Y9 m7 U; D
  a. 原理图中的元件使用了pcb库中没有的封装;3 L+ C/ r* O0 }5 ?: k" ?, v5 Y
  b. 原理图中的元件使用了pcb库中名称不一致的封装;5 _3 M) E6 f" G& F# ^: h
  c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。
: Z! `$ Q" [/ D(2)打印时总是不能打印到一页纸上:: N5 T0 }9 ~6 @' F4 v
  a. 创建pcb库时没有在原点;+ S0 j, ^& n; W( N. _5 N
  b. 多次移动和旋转了元件,pcb板界外有隐藏的字符。选择显示所有隐藏的字符, 缩小pcb, 然后移动字符到边界内。
: m8 o$ _% W, R8 V9 q* r(3)DRC报告网络被分成几个部分:. t2 o5 J" c' W! Y
   表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找。* j3 m" V7 b( x- z
: O  g4 y9 g3 c# t7 _
    另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和protel僵死的机会。如果作较复杂得设计,尽量不要使用自动布线。
( ]: B. f4 X  ?. U  b/ b    在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的, 在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种:自动布线及交互式布线,在自动布线之前, 可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行, 以免产生反射干扰。必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。9 H! c0 M, g5 Z  v5 i: x9 Z
    自动布线的布通率,依赖于良好的布局,布线规则可以预先设定, 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线,快速地把短线连通, 然后进行迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线。 并试着重新再布线,以改进总体效果。7 K$ \6 V2 p. J8 `  s8 r
    对目前高密度的PCB设计已感觉到贯通孔不太适应了, 它浪费了许多宝贵的布线通道,为解决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用, 还省出许多布线通道使布线过程完成得更加方便,更加流畅,更为完善,PCB 板的设计过程是一个复杂而又简单的过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会, 才能得到其中的真谛。3 E0 `: [  E% H& P  \5 j) Z5 T. ~
***********************************************************************************************
  b+ C8 B/ T+ P. i; l8 g) v" @    2、设计流程
$ }8 s: |; @5 Q: o9 w& b    PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤.
- j, d! a. g2 I( q    2.1 网表输入* K/ O% k9 F, C3 }* w; L" b
    网表输入有两种方法,一种是使用PowerLogic的OLE PowerPCB Connection功能,选择Send Netlist,应用OLE功能,可以随时保持原理图和PCB图的一致,尽量减少出错的可能。另一种方法是直接在PowerPCB中装载网表,选择File->Import,将原理图生成的网表输入进来。
# H+ G/ c$ y- |8 A# S    2.2 规则设置
: g' `7 F$ Q. d( d9 |2 m: w    如果在原理图设计阶段就已经把PCB的设计规则设置好的话,就不用再进行设置.2 x3 Y4 V0 J  j/ S/ A
    这些规则了,因为输入网表时,设计规则已随网表输入进PowerPCB了。如果修改了设计规则,必须同步原理图,保证原理图和PCB的一致。除了设计规则和层定义外,还有一些规则需要设置,比如Pad Stacks,需要修改标准过孔的大小。如果设计者新建了一个焊盘或过孔,一定要加上Layer 25。
# G6 X* v/ K, ?$ ?5 @. P, P注意:6 X) e; H7 V/ f, i* c5 x
     PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件,名称为Default.stp,网表输入进来以后,按照设计的实际情况,把电源网络和地分配给电源层和地层,并设置其它高级规则。在所有的规则都设置好以后,在PowerLogic中,使用OLE PowerPCB Connection的Rules From PCB功能,更新原理图中的规则设置,保证原理图和PCB图的规则一致。/ i: K% w1 J) T# x& F/ Y2 q
     2.3 元器件布局+ _' i# Z* ]; g2 L6 W. e! s
     网表输入以后,所有的元器件都会放在工作区的零点,重叠在一起,下一步的工作就是把这些元器件分开,按照一些规则摆放整齐,即元器件布局。PowerPCB提供了两种方法,手工布局和自动布局。+ K% R7 l% s  R% P1 E4 Y. N& k
    2.3.1 手工布局
" z$ N0 \) M: ~5 Y   1. 工具印制板的结构尺寸画出板边(Board Outline)。4 @! q6 `" l2 N6 V
   2. 将元器件分散(Disperse Components),元器件会排列在板边的周围。  ~$ D; d* V# I$ q( V. q
   3. 把元器件一个一个地移动、旋转,放到板边以内,按照一定的规则摆放整齐。( e! p; l$ i* s& z% j( X
    2.3.2 自动布局; r! x# ]  M; D) Z
    PowerPCB提供了自动布局和自动的局部簇布局,但对大多数的设计来说,效果并不理想,不推荐使用。
- Y  n; g  ?; D. P% M    2.3.3 注意事项
2 k& t- k: j" s- b; ?   a. 布局的首要原则是保证布线的布通率,移动器件时注意飞线的连接,把有连线关系的器件放在一起( y3 |& t% C3 |
   b. 数字器件和模拟器件要分开,尽量远离
9 r$ c! u0 ]" G8 e$ [" J+ k   c. 去耦电容尽量靠近器件的VCC9 Q7 _3 x0 O9 p2 {/ k9 C
  d. 放置器件时要考虑以后的焊接,不要太密集
& V/ L3 N3 C2 ~: W* ]  e. 多使用软件提供的Array和Union功能,提高布局的效率% n; K) t. I  q% B% w) s2 a9 v
    2.4 布线* u# @3 N% D  F7 M  l7 Y
    布线的方式也有两种,手工布线和自动布线。PowerPCB提供的手工布线功能十分强大,包括自动推挤、在线设计规则检查(DRC),自动布线由Specctra的布线引擎进行,通常这两种方法配合使用,常用的步骤是手工—自动—手工。% y$ v& U8 \) q* f
    2.4.1 手工布线
9 l% n- Q0 t3 x6 F, u( @   1. 自动布线前,先用手工布一些重要的网络,比如高频时钟、主电源等,这些网络往往对走线距离、线宽、线间距、屏蔽等有特殊的要求;另外一些特殊封装,如BGA,自动布线很难布得有规则,也要用手工布线。
% O% s- M7 C+ M, \8 D9 L   2. 自动布线以后,还要用手工布线对PCB的走线进行调整。" k7 J' _/ w7 Y
    2.4.2 自动布线
: B7 @# w$ Q# Y    手工布线结束以后,剩下的网络就交给自动布线器来自布。选择Tools->SPECCTRA,启动Specctra布线器的接口,设置好DO文件,按Continue就启动了Specctra布线器自动布线,结束后如果布通率为100%,那么就可以进行手工调整布线了;如果不到100%,说明布局或手工布线有问题,需要调整布局或手工布线,直至全部布通为止。
& G! n& h; [$ ?5 ^7 Q    2.4.3 注意事项- f7 \  K/ n3 e2 L* B$ I4 o1 x
   a. 电源线和地线尽量加粗' G* k# v; `* ?7 m0 f3 L
   b. 去耦电容尽量与VCC直接连接
+ G) x4 D. m0 }+ i& @0 V  y: j: [' p   c. 设置Specctra的DO文件时,首先添加Protect all wires命令,保护手工布的线不被自动布线器重布% C8 w) t6 _% t3 \7 _
   d. 如果有混合电源层,应该将该层定义为Split/mixed Plane,在布线之前将其分割,布完线之后,使用Pour Manager的Plane Connect进行覆铜
/ w( g7 K6 x$ a9 }! z   e. 将所有的器件管脚设置为热焊盘方式,做法是将Filter设为Pins,选中所有的管脚,修改属性,在Thermal选项前打勾
5 r% @$ K; y, b% f8 W( P   f. 手动布线时把DRC选项打开,使用动态布线(Dynamic Route)7 X; ]5 K) A3 r1 N, a; i0 }0 S
    2.5 检查' u1 H( c( ~5 {) A: e
    检查的项目有间距(Clearance)、连接性(Connectivity)、高速规则(High Speed)和电源层(Plane),这些项目可以选择Tools->Verify Design进行。如果设置了高速规则,必须检查,否则可以跳过这一项。检查出错误,必须修改布局和布线。6 H5 K! A8 T! I& G
注意:
8 z1 x4 }' C$ I, |    有些错误可以忽略,例如有些接插件的Outline的一部分放在了板框外,检查间距时会出错;另外每次修改过走线和过孔之后,都要重新覆铜一次。( H# W+ Y; v2 ]5 u8 I
    2.6 复查( _. E. r) @1 t9 o, G) a/ ]
    复查根据“PCB检查表”,内容包括设计规则,层定义、线宽、间距、焊盘、过孔设置;还要重点复查器件布局的合理性,电源、地线网络的走线,高速时钟网络的走线与屏蔽,去耦电容的摆放和连接等。复查不合格,设计者要修改布局和布线,合格之后,复查者和设计者分别签字。  ~7 n2 b% J, i/ i
   2.7 设计输出
/ ]) L$ S+ v4 r, p7 D; e    PCB设计可以输出到打印机或输出光绘文件。打印机可以把PCB分层打印,便于设计者和复查者检查;光绘文件交给制板厂家,生产印制板。光绘文件的输出十分重要,关系到这次设计的成败,下面将着重说明输出光绘文件的注意事项。
% b, k* y  Y; j8 h' J: I5 [    a. 需要输出的层有布线层(包括顶层、底层、中间布线层)、电源层(包括VCC层和GND层)、丝印层(包括顶层丝印、底层丝印)、阻焊层(包括顶层阻焊和底层阻焊),另外还要生成钻孔文件(NC Drill)- n5 E. K- c8 Y2 o3 k' _: R
    b. 如果电源层设置为Split/Mixed,那么在Add Document窗口的Document项选择Routing,并且每次输出光绘文件之前,都要对PCB图使用Pour Manager的Plane Connect进行覆铜;如果设置为CAM Plane,则选择Plane,在设置Layer项的时候,要把Layer25加上,在Layer25层中选择pads和Viasc. 在设备设置窗口(按Device Setup),将Aperture的值改为199$ t2 Y; i" }% X' q8 y0 ?) h
    d. 在设置每层的Layer时,将Board Outline选上! c" P, Q; ^5 c& |7 H, G3 Q1 c
    e. 设置丝印层的Layer时,不要选择Part Type,选择顶层(底层)和丝印层的Outline、Text、Line
$ ^0 @) J) c0 m, l  p    f. 设置阻焊层的Layer时,选择过孔表示过孔上不加阻焊,不选过孔表示家阻焊,视具体情况确定
& E# K5 m0 p- n% h   g. 生成钻孔文件时,使用PowerPCB的缺省设置,不要作任何改动。; v1 k4 Y, ]6 P9 N3 C5 T9 p% z
   h. 所有光绘文件输出以后,用CAM350打开并打印,由设计者和复查者根据“PCB检查表”检查。
: r) s- w: L2 W  e***********************************************************************************************
' q+ y6 J4 q4 ~$ t6 f7 j% x1 q     过孔2 E% M$ j0 I6 i2 M9 d6 D
    过孔(via)是多层PCB的重要组成部分之一,钻孔的费用通常占PCB制板费用的30%到40%。简单的说来,PCB上的每一个孔都可以称之为过孔。从作用上看,过孔可以分成两类:一是用作各层间的电气连接;二是用作器件的固定或定位。如果从工艺制程上来说,这些过孔一般又分为三类,即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面,具有一定深度,用于表层线路和下面的内层线路的连接,孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔,它不会延伸到线路板的表面。上述两类孔都位于线路板的内层,层压前利用通孔成型工艺完成,在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔,这种孔穿过整个线路板,可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现,成本较低,所以绝大部分印刷电路板均使用它,而不用另外两种过孔。以下所说的过孔,没有特殊说明的,均作为通孔考虑。
# O8 |# j& `' s% j) h6 Y6 ]/ ?% b    从设计的角度来看,一个过孔主要由两个部分组成,一是中间的钻孔(drill hole),二是钻孔周围的焊盘区,见下图。这两部分的尺寸大小决定了过孔的大小。很显然,在高速,高密度的PCB设计时,设计者总是希望过孔越小越好,这样板上可以留有更多的布线空间,此外,过孔越小,其自身的寄生电容也越小,更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加,而且过孔的尺寸不可能无限制的减小,它受到钻孔(drill)和电镀(plating)等工艺技术的限制:孔越小,钻孔需花费的时间越长,也越容易偏离中心位置;且当孔的深度超过钻孔直径的6倍时,就无法保证孔壁能均匀镀铜。比如,现在正常的一块6层PCB板的厚度(通孔深度)为50Mil左右,所以PCB厂家能提供的钻孔直径最小只能达到8Mil。! ~1 z. y# u# l
    二、过孔的寄生电容
8 _  C# b1 _- O( g$ e' f    过孔本身存在着对地的寄生电容,如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于:
4 B$ c# D) w( g# v6 QC=1.41εTD1/(D2-D1)& s; I, h7 C; Y
    过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间,降低了电路的速度。举例来说,对于一块厚度为50Mil的PCB板,如果使用内径为10Mil,焊盘直径为20Mil的过孔,焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是:C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF,这部分电容引起的上升时间变化量为:T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出,尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显,但是如果走线中多次使用过孔进行层间的切换,设计者还是要慎重考虑的。

该用户从未签到

2#
发表于 2012-2-6 12:40 | 只看该作者
{:soso_e100:}学习了

该用户从未签到

3#
发表于 2012-2-6 17:43 | 只看该作者
写得很详细啊

该用户从未签到

4#
发表于 2012-2-6 21:20 | 只看该作者
,路过,

该用户从未签到

5#
发表于 2012-2-6 22:28 | 只看该作者
Thanks for sharing what you know !!!{:soso_e181:}
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-21 15:23 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表