pads2007 logic中可不可以对两个原理图进行比较?(已解决）

soul24k

- k& l+ `% O) R/ L  C: Y, E/ {- {
9 Q) s6 [) u7 p' y3 s4 _4 w/ u请问logic中可不可以对两个原理图进行比较，然后把不同点罗列出来(如：不同的网络；不同的元件；不同的part...)。

天冰天降

这个。。。这个，有点不明白

soul24k

这个。。。这个，有点不明白
1 c0 K6 D- |# V# Z天冰天降 发表于 2009-7-21 11:40

我是意思是这样的：因为有时会对一张原理图的修改点要进行记录，所以想通过这种方法来确定自己所改的是否正确,有时候修改点比较多的话我觉得这样应该蛮有用的。
* W: x3 |. y1 }- ?
4 k$ H& [$ r9 m图1
  y) l! D3 c* S
( n  d1 _. I( y. H7 @图2
以上就会有一个网络连接不同,然后用软件的比较功能查出这种不同点。
) B( @+ n* B6 U/ c; i4 aprotel是有这种功能，但不知道logic是否有这种功能?

风风点点

TOOLS---Compare/Eco...  可以进行比较。

郭庆pcb

回复 soul24k 的帖子

" {  _5 L3 o+ J, S) n0 f- ~8 _你好！
       我现在也想用你说的这个方法去比较两个原理图，看看有啥改动,请问你怎么做
我也用那个比较了不过比较完哪不同怎么看呀？谢谢了！

better_guo

可以生成网表，用UE-32比较