FPGA设计之时序约束 -- 常用指令与流程（上）

thinkfunny

输入输出延迟主要针对同步系统的约束，对于异步系统没有什么意义。约束流程
        说到FPGA时序约束的流程，不同的公司可能有些不一样。反正条条大路通罗马，找到一种适合自己的就行了。从系统上来看，同步时序约束可以分为系统同步与源同步两大类。简单点来说，系统同步是指FPGA与外部器件共用外部时钟；源同步（SDR，DDR）即时钟与数据一起从上游器件发送过来的情况。在设计当中，我们遇到的绝大部分都是针对源同步的时序约束问题。所以下文讲述的主要是针对源同步的时序约束。

游客，如果您要查看本帖隐藏内容请回复

gaoxings

看看