高速adc接口问题？？？

uiabluqp

设计一个1ghz采样的ad，发现adc输出是按照多路同时输出降低速率的，但是数据到了FPGA那边就变成几倍的数据宽度 ，而且fpga根本没有办法处理上g的数据率，是我理解有误还是有什么方法？？？
9 D5 M4 e) y3 P% u: ~) H2 O6 B

Liberallh21

8 o  ]" s/ ]4 j9 t) X, T% g2 Xfpga处理上g速率的数据是没有问题，xilinx系列都可以处理1.4g的速度。
, F/ \4 {8 e4 J0 Z. ]fpga外接ddr3或者ddr4等，都是上g的速率。难点是怎样将数据与时钟对齐，保证fpga抓到的是可靠的数据