双端口RAM的设计（异步读写）之FPGA

ulppknot

上篇写了双端口RAM设计（同步读写）
" l- n9 Y. j3 a
* s/ e4 X2 V$ ]8 P0 o
2 z" B# K: m! J6 L0 |, I关于异步读写和同步读写，在单端口RAM设计中也提到过
( n3 ]. ~+ G2 ^3 ]1 z  O2 s" Z5 x8 y

0 v5 O- j1 v5 Q这里就不再叙述了，总之就是和时钟无关了。

) J3 s3 _/ j1 A+ A' w! X, W  n
) V; I1 m7 {7 l: s# n2 g# P下面我们同样会给出Verilog设计和仿真验证。

6 D# ^- x: b1 y

游客，如果您要查看本帖隐藏内容请回复

  @$ s/ Y* i/ v: t

xuzwg

谢谢楼主分享的好东东

hxlzzz

有用              。
8 {( R# N) b( d* \9 a

生猛的大蟋蟀

看看

雷北城

谢谢分享！

yj306

xiexie楼主
$ z5 ^1 D! B( r: I+ i: E3 A( ]

shunluren

谢谢分享。。。。。。

lidandan

谢谢分享！

雷北城

谢谢分享，学习了！

ltqdxl

过来学习一下的
9 X' E1 w+ b7 l& f5 S

荧惑ing

感谢分享~~~~~~~~~~~~~~~~~~~~~~~